Обновление проекта:
  • Заменил U29 на 74нс174, ну и ещё что-то по мелочам...
  • Решил использовать ПЗУ D10 на все 100%, для этого достаточно было вывод А4 переключить с земли на сигнал LD0, теперь во время показа бордюров и КСИ/ССИ из неё будет использоваться вторая половина адресов, с 16 по 31. Это даёт то, что теперь можно будет разрешить процессору доступ к памяти тогда, когда не считываются данные для графики. Прирост быстродействия при этом будет всего процентов на 5, если не ошибаюсь. Собственно, меня удивляет, почему это не было сделано в оригинальной схеме ПК-6128ц -- там всего-то пару проводков переключить.

Прошивка D10 при этом будет выглядеть примерно так:

Скрытый текст

Код:
Адр.     0 1 2 3  4 5 6 7  8 9 A B  C D E F -- совпадает с прошивкой ПК-6128ц
D0(RATO) 0 0 0 0  0 0 1 1  1 1 0 0  0 0 0 0 -- доступ процессора к памяти
D1(RAS)  1 0 0 0  0 0 0 1  1 0 0 0  0 0 0 1
D2(CAS)  1 1 1 0  0 1 0 0  1 1 1 0  0 0 0 0
D3(MX1)  1 1 0 0  0 0 0 0  1 1 0 0  0 0 0 0 -- 0 = адрес по CAS, 1 = адрес по RAS
D4(MX2)  1 1 1 1  1 1 1 1  0 0 0 0  0 0 0 0 -- ОЗУ/Графика
D5(FR6)  1 1 1 1  0 1 1 1  1 1 1 1  1 1 1 1 -- чтение первой пары регистров
D6(FR7)  1 1 1 1  1 1 0 1  1 1 1 1  1 1 1 1 -- чтение второй пары регистров
D7(FR1)  0 0 0 0  0 1 1 1  0 0 0 0  0 0 0 0 -- 13-й бит адреса (графика)
         ^^^^^^^^^^^^^^^^  ^^^^^^^^^^^^^^^^
               Экран              ОЗУ

Адр.    10 ...                            1F
D0(RATO) 1 1 0 0  0 0 1 1  1 1 0 0  0 0 1 1 -- доступ процессора к памяти
D1(RAS)  1 0 0 0  0 0 0 1  1 0 0 0  0 0 0 1
D2(CAS)  1 1 1 0  0 0 0 0  1 1 1 0  0 0 0 0
D3(MX1)  1 1 0 0  0 0 0 0  1 1 0 0  0 0 0 0 -- 0 = адрес по CAS, 1 = адрес по RAS
D4(MX2)  0 0 0 0  0 0 0 0  0 0 0 0  0 0 0 0 -- ОЗУ/Графика
D5(FR6)  1 1 1 1  1 1 1 1  1 1 1 1  1 1 1 1
D6(FR7)  1 1 1 1  1 1 1 1  1 1 1 1  1 1 1 1
D7(FR1)  1 1 1 1  1 1 1 1  0 0 0 0  0 0 0 1 -- тактовая частота
         ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
                         ОЗУ
[свернуть]

Или вот менее радикальный вариант второй части, с сохранением режимов работы процессора, как на ПК-6128ц, который я хочу использовать в начале:

Скрытый текст

Код:
Адр.    10 ...                            1F
D0(RATO) 0 0 0 0  0 0 1 1  1 1 0 0  0 0 0 0 -- доступ процессора к памяти
D1(RAS)  1 1 1 1  1 1 1 1  1 0 0 0  0 0 0 1
D2(CAS)  1 1 1 1  1 1 1 1  1 1 1 0  0 0 0 0
D3(MX1)  1 1 1 1  1 1 1 1  1 1 0 0  0 0 0 0 -- 0 = адрес по CAS, 1 = адрес по RAS
D4(MX2)  1 1 1 1  1 1 1 1  0 0 0 0  0 0 0 0 -- ОЗУ/Графика
D5(FR6)  1 1 1 1  1 1 1 1  1 1 1 1  1 1 1 1
D6(FR7)  1 1 1 1  1 1 1 1  1 1 1 1  1 1 1 1
D7(FR1)  1 1 1 1  1 1 1 1  0 0 0 0  0 0 0 1 -- тактовая частота
                           ^^^^^^^^^^^^^^^^
                                 ОЗУ
[свернуть]

Для полного доступа к памяти пришлось входной сигнал на 13 вывод D52 заменить с MX2 на FR1, но и это на схему не сильно повлияло, но зато поставив единицу в седьмом бите по адресу 1Fh можно легко сместить изображение до идеальных временных задержек.
И ещё, с этой доработкой чипы D9:B и D9:C становятся ненужными, но я ещё не решил, убрать их или оставить.

Новая схема:




Проект на гитхабе обновил, все нужные файлы там.