Но, если тут обходиться без регистров, тогда вся универсальность потеряется... и смысла в коде на Verilog не будет никакого