Особенности процессоров и устройств архитектуры PDP-11. Тесты. Диагностика.

Цитата:

---

Сообщение от MiX

Тест на плате МС1201.02 (старый вариант на РУ6)

---

Процессор 1801ВМ2 осуществляет нестандартное деление в целом так же, как ВМ3. Разница лишь в том, что ВМ3 имеет ошибку в реализации команды DIV, поэтому контрольная сумма теста у ВМ2 другая.

При делении нечётного регистра - ВМ2 ( как и ВМ3 ) помещает в нечётный регистр не остаток от деления ( как у процессоров DEC ), а результат деления.

...

Было бы полезно также запустить на 1801ВМ2 тесты: TDIV3.SAV, TDIV4.SAV, TDIV5.SAV, TDIV6.SAV и TDIV7.SAV

...

Цитата:

---

Сообщение от Patron

Разница лишь в том, что ВМ3 имеет ошибку в реализации команды DIV,

---

Интересно, а как тогда в эмуляторе (в далёком будущем) будет реализовано, с ошибкой или без.

Цитата:

---

Сообщение от Patron

Было бы полезно также запустить на 1801ВМ2

---

Тест TDIV3, TDIV4 на плате МС1201.02 (старый вариант на РУ6)

Код:

---

RUN TDIV3
 
PSW[000] ; R0[100000] ; R1[000000] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[100000] ; R1[000000]
 
PSW[000] ; R0[100000] ; R1[000001] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[100000] ; R1[000001]
 
PSW[000] ; R0[100000] ; R1[000000] ; R2[177776] >>> DIV R2,R0 >>>
PSW[002] ; R0[100000] ; R1[000000]
 
PSW[000] ; R0[100000] ; R1[000006] ; R2[177774] >>> DIV R2,R0 >>>
PSW[002] ; R0[100000] ; R1[000006]
 
PSW[000] ; R0[100000] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[100000] ; R1[000000]
 
PSW[000] ; R0[100000] ; R1[000000] ; R2[000002] >>> DIV R2,R0 >>>
PSW[002] ; R0[100000] ; R1[000000]
 
PSW[000] ; R0[100000] ; R1[000006] ; R2[000004] >>> DIV R2,R0 >>>
PSW[002] ; R0[100000] ; R1[000006]
 
PSW[000] ; R0[177776] ; R1[000006] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[177776] ; R1[000006]
 
PSW[000] ; R0[177776] ; R1[000006] ; R2[177776] >>> DIV R2,R0 >>>
PSW[002] ; R0[177776] ; R1[000006]
 
PSW[000] ; R0[177776] ; R1[000006] ; R2[177774] >>> DIV R2,R0 >>>
PSW[000] ; R0[077776] ; R1[177776]
 
PSW[000] ; R0[177776] ; R1[000006] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[177776] ; R1[000006]
 
PSW[000] ; R0[177776] ; R1[000006] ; R2[000002] >>> DIV R2,R0 >>>
PSW[002] ; R0[177776] ; R1[000006]
 
PSW[000] ; R0[177776] ; R1[000006] ; R2[000004] >>> DIV R2,R0 >>>
PSW[010] ; R0[100002] ; R1[177776]
 
PSW[000] ; R0[000001] ; R1[000006] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[000001] ; R1[000006]
 
PSW[000] ; R0[000001] ; R1[000006] ; R2[177776] >>> DIV R2,R0 >>>
PSW[002] ; R0[000001] ; R1[000006]
 
PSW[000] ; R0[000001] ; R1[000006] ; R2[177774] >>> DIV R2,R0 >>>
PSW[010] ; R0[137777] ; R1[000002]
 
PSW[000] ; R0[000001] ; R1[000006] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[000001] ; R1[000006]
 
PSW[000] ; R0[000001] ; R1[000006] ; R2[000002] >>> DIV R2,R0 >>>
PSW[002] ; R0[000001] ; R1[000006]
 
PSW[000] ; R0[000001] ; R1[000006] ; R2[000004] >>> DIV R2,R0 >>>
PSW[000] ; R0[040001] ; R1[000002]
 
 
.RUN TDIV4
 
PSW[000] ; R0[177777] ; R1[177774] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[177777] ; R1[177774]
 
PSW[000] ; R0[000000] ; R1[177773] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[000000] ; R1[177773]
 
PSW[000] ; R0[000000] ; R1[000002] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[000000] ; R1[000002]
 
 
 
PSW[000] ; R0[000001] ; R1[000002] ; R2[000004] >>> DIV R2,R1 >>>
PSW[002] ; R0[000001] ; R1[000002]
 
PSW[000] ; R0[000001] ; R1[000002] ; R2[000010] >>> DIV R2,R1 >>>
PSW[000] ; R0[000001] ; R1[040000]
 
PSW[000] ; R0[000000] ; R1[000004] ; R2[000004] >>> DIV R2,R1 >>>
PSW[002] ; R0[000000] ; R1[000004]

---

---------- Post added at 01:23 ---------- Previous post was at 01:16 ----------

Тест TDIV5, TDIV6 на плате МС1201.02 (старый вариант на РУ6)

Код:

---

.RUN TDIV5
 
PSW[000] ; R0[177777] ; R1[177777] ; R2[177777] >>> DIV R2,R0 >>>
PSW[000] ; R0[000001] ; R1[000000]
 
PSW[000] ; R0[177777] ; R1[000000] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[177777] ; R1[000000]
 
PSW[000] ; R0[177777] ; R1[000001] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[177777] ; R1[000001]
 
PSW[000] ; R0[177777] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[177777] ; R1[000000]
 
PSW[000] ; R0[177777] ; R1[000001] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[177777] ; R1[000001]
 
PSW[000] ; R0[000001] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[000001] ; R1[000000]
 
PSW[000] ; R0[000001] ; R1[000001] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[000001] ; R1[000001]
 
PSW[000] ; R0[177774] ; R1[000000] ; R2[177774] >>> DIV R2,R0 >>>
PSW[002] ; R0[177774] ; R1[000000]
 
PSW[000] ; R0[177774] ; R1[000001] ; R2[177774] >>> DIV R2,R0 >>>
PSW[002] ; R0[177774] ; R1[000001]
 
PSW[000] ; R0[177774] ; R1[000000] ; R2[000004] >>> DIV R2,R0 >>>
PSW[002] ; R0[177774] ; R1[000000]
 
PSW[000] ; R0[177774] ; R1[000001] ; R2[000004] >>> DIV R2,R0 >>>
PSW[002] ; R0[177774] ; R1[000001]
 
PSW[000] ; R0[100001] ; R1[000000] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[100001] ; R1[000000]
 
PSW[000] ; R0[100001] ; R1[100001] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[100001] ; R1[100001]
 
PSW[000] ; R0[100001] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[100001] ; R1[000000]
 
PSW[000] ; R0[100001] ; R1[100001] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[100001] ; R1[100001]
 
PSW[000] ; R0[077777] ; R1[000000] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[077777] ; R1[000000]
 
PSW[000] ; R0[077777] ; R1[077777] ; R2[177777] >>> DIV R2,R0 >>>
PSW[002] ; R0[077777] ; R1[077777]
 
PSW[000] ; R0[077777] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[077777] ; R1[000000]
 
PSW[000] ; R0[077777] ; R1[077777] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[077777] ; R1[077777]
 
 
.RUN TDIV6
 
PSW[000] ; R0[177773] ; R1[177774] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[177773] ; R1[177774]
 
PSW[000] ; R0[177777] ; R1[177773] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[177777] ; R1[177773]
 
PSW[000] ; R0[000001] ; R1[000002] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[000001] ; R1[000002]
 
 
 
PSW[000] ; R0[177777] ; R1[000002] ; R2[000010] >>> DIV R2,R1 >>>
PSW[000] ; R0[177777] ; R1[040000]
 
PSW[000] ; R0[000004] ; R1[000002] ; R2[000020] >>> DIV R2,R1 >>>
PSW[000] ; R0[000004] ; R1[020000]
 
PSW[000] ; R0[000000] ; R1[000002] ; R2[000040] >>> DIV R2,R1 >>>
PSW[000] ; R0[000000] ; R1[010000]

---

---------- Post added at 01:30 ---------- Previous post was at 01:23 ----------

Тест TDIV7, TDIV8 на плате МС1201.02 (старый вариант на РУ6)

Код:

---

.RUN TDIV7
 
PSW[000] ; R0[177776] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[177776] ; R1[000000]
 
PSW[000] ; R0[177774] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[177774] ; R1[000000]
 
PSW[000] ; R0[177770] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[177770] ; R1[000000]
 
PSW[000] ; R0[177760] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[177760] ; R1[000000]
 
PSW[000] ; R0[177740] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[177740] ; R1[000000]
 
PSW[000] ; R0[177400] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[177400] ; R1[000000]
 
PSW[000] ; R0[174000] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[174000] ; R1[000000]
 
PSW[000] ; R0[140000] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[140000] ; R1[000000]
 
PSW[000] ; R0[110000] ; R1[000000] ; R2[000001] >>> DIV R2,R0 >>>
PSW[002] ; R0[110000] ; R1[000000]
 
PSW[000] ; R0[110000] ; R1[000000] ; R2[070000] >>> DIV R2,R0 >>>
PSW[002] ; R0[110000] ; R1[000000]
 
PSW[000] ; R0[140000] ; R1[000000] ; R2[040000] >>> DIV R2,R0 >>>
PSW[002] ; R0[140000] ; R1[000000]
 
PSW[000] ; R0[174000] ; R1[000000] ; R2[004000] >>> DIV R2,R0 >>>
PSW[002] ; R0[174000] ; R1[000000]
 
PSW[000] ; R0[177400] ; R1[000000] ; R2[000400] >>> DIV R2,R0 >>>
PSW[002] ; R0[177400] ; R1[000000]
 
PSW[000] ; R0[177740] ; R1[000000] ; R2[000040] >>> DIV R2,R0 >>>
PSW[002] ; R0[177740] ; R1[000000]
 
PSW[000] ; R0[177760] ; R1[000000] ; R2[000020] >>> DIV R2,R0 >>>
PSW[002] ; R0[177760] ; R1[000000]
 
PSW[000] ; R0[177770] ; R1[000000] ; R2[000010] >>> DIV R2,R0 >>>
PSW[002] ; R0[177770] ; R1[000000]
 
 
.RUN TDIV8
 
PSW[000] ; R0[100000] ; R1[177774] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[100000] ; R1[177774]
 
PSW[000] ; R0[100001] ; R1[177774] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[100001] ; R1[177774]
 
PSW[000] ; R0[110000] ; R1[177774] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[110000] ; R1[177774]
 
PSW[000] ; R0[170000] ; R1[177774] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[170000] ; R1[177774]
 
PSW[000] ; R0[177000] ; R1[177774] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[177000] ; R1[177774]
 
PSW[000] ; R0[177700] ; R1[177774] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[177700] ; R1[177774]
 
PSW[000] ; R0[177770] ; R1[177774] ; R2[000000] >>> DIV R2,R0 >>>
PSW[003] ; R0[177770] ; R1[177774]

---

Цитата:

---

Сообщение от MiX

Интересно, а как тогда в эмуляторе (в далёком будущем) будет реализовано, с ошибкой или без.

---

Конечно, с ошибкой.

...

Интересно, какое содержимое имеет память на РУ6 сразу после включения питания. Чтобы это узнать - можно сразу после включения прогнать в пульте следующий скрипт:

Код:

---

0/¬
¬
¬

74/¬
¬
¬

174/¬
¬
¬

274/¬
¬
¬

374/¬
¬
¬

574/¬
¬
¬

774/¬
¬
¬

1374/¬
¬
¬

1774/¬
¬
¬

2774/¬
¬
¬

3774/¬
¬
¬

7774/¬
¬
¬

17774/¬
¬
¬

137774/¬
¬
¬
¬

---

Цитата:

---

Сообщение от Patron

Конечно, с ошибкой.

---

Тогда надо сделать
опцию "с ошибкой/ без ошибки"
типа

Код:

---

Error correction -Disable
Error correction -Enable

---

Далее тест КР565РУ6

Код:

---

034723
@/000000
034725/177777
034727/000000
034731/177777
@74/000000
000076/177777
000100/000000
000102/177777
@174/000000
000176/177777
000200/177777
000202/000000
@274/177777
000276/000000
000300/177777
000302/000000
@374/177777
000376/000000
000400/000000
000402/177777
@574/000000
000576/177777
000600/177777
000602/000000
@774/177777
000776/000000
001000/177777
001002/000000
@1374/000000
001376/177777
001400/177777
001402/000000
@1774/000000
001776/177777
002000/000000
002002/177777
@2774/177777
002776/000000
003000/177777
003002/000000
@3774/000000
003776/177777
004000/000000
004002/177777
@7774/000000
007776/177777
010000/000000
010002/177777
@17774/000000
017776/177777
020000/000000
020002/177777
@137774/000000
137776/177777
140000/137777
140002/000000
@

---

Теперь можно запустить SPEED.SAV, DHRY.SAV и PDPCLK.SAV ( Factor: 4 ).

Patron, Плата восстановлена после покусанных КМок и я не все конденсаторы поставил типа КМ. На времязадающих я поставил какие то бытовые конденсаторы (КМ не было) и скорость процессора может быть недостоверной.
Интересно что адрес высвечивает 034723 после включения, это так и должно быть?
Тест Т0 проходит без проблем.

Тест SPEED

Код:

---

SPEED
 
ТЕСТ БЫСТРОДЕЙСТВИЯ
 
КОМАНДА СЛОЖЕНИЯ РЕГИСТР-РЕГИСТР
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК)      816
 
КОМАНДА СЛОЖЕНИЯ РЕГИСТР-ПАМЯТЬ
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК)      344
 
КОМАНДА УМНОЖЕНИЯ РЕГИСТР-РЕГИСТР
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК)      88
 
КОМАНДА ДЕЛЕНИЯ РЕГИСТР-РЕГИСТР
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК)      64

---

---------- Post added at 18:13 ---------- Previous post was at 18:02 ----------

Тест DHRY

Код:

---

RUN DHRY
Dhrystone(1.1) time for 5000 passes = 12
This machine benchmarks at 416 dhrystones/second

---

---------- Post added at 18:18 ---------- Previous post was at 18:13 ----------

Тест PDPCLK

Код:

---

RUN PDPCLK
PDPCLK - Calculate CPU clocks - v1.0
Memory Top: 131072
BUF words:  21313
Factor :    4 > 4
Factor :    4
 
CPU KHz:  8316
 
Program completed.

---

Цитата:

---

Сообщение от MiX

Интересно что адрес высвечивает 034723 после включения, это так и должно быть?

---

Затрудняюсь ответить.

Теперь можно запустить тесты таймингов ( подставляя измеренное с помощью PDPCLK значение CPU KHz: 8300 ) и поместить результаты в теме: Расчёт точного времени выполнения команд различными процессорами архитектуры PDP-11 ( из кучи тестов таймингов команд ASH и ASHC можно пока ограничиться тестами ASH.SAV и ASHC.SAV ).

Patron, Переставил переключатели начального запуска на вектор 24 и получилось так.

Код:

---

@17774/000000
017776/177777
020000/125252
020002/177777
@137774/000000
137776/177777
140000/125252
140002/000000

---

...
Тесты попозже сделаю.

Цитата:

---

Сообщение от Patron

Конечно, с ошибкой.

---

Оказывается есть не одна ошибка. Читать - Здесь В частности, топик от 23.03.2009 21:03

Цитата:

---

Сообщение от MiX

Оказывается есть не одна ошибка.

---

Надо бы проверить плату с ВМ2 на "мега-глюк" при помощи следующих тестов:

VM2T5.SAV,
VM2T6.SAV ( при нескольких последовательных прогонах иногда могут появляться резко отличающиеся результаты ),
VM2T7.SAV,
VM2T18.SAV ( в ответ на вопросы нажимать ВВОД ),
VM2T19.SAV ( в ответ на вопросы нажимать ВВОД ).