А в модели баг можно исправить? В эмуляторы нужно правки вносить до реального камня?Сообщение от Vslav
А в модели баг можно исправить? В эмуляторы нужно правки вносить до реального камня?
Не проверялось пока, там совершенно другая схема анализа флагов, не должно быть.
- - - Добавлено - - -
Да в модели все можно, добавлю фикс по флагу компиляции - можно будет собрать процессор как с багом, так и без.
А эмуляторщикам будет только в удовольствие поправить свой код и воспроизвести баг во всей красе. Ну или снова штурмовать верилог-эмуляцию
Верилог эмуляция не нужна) Нужна правильная потактовая эмуляция, основанная на точной модели.
Та я тока за. Есть мысли как SSE/SSE2 приспособить для обсчета PLM-ки. Остальное фигня.
Для меня главная мысль - это иметь четкую схему ВМ2, ибо в верилогах я не разбираюсь. Кроме того, они не есть первоисточник, а являются распознанной версией схемы.
компилятор Си не умеет из коропки???
Если есть алгоритм могу порешать головоломку как ускориться в разы; на выходных
Из коробки не умеет, надо все ручками, через спецтипы и интринсики.
Функция PLM там простая, комбинаторная, 31 вход - 34 выхода. По дороге надо 250 логических произведений посчитать.
- - - Добавлено - - -
Ну заводская есть, или она недостаточно четкая?
Заводскую я читал) Да как бы я ее и достал)
Но она явно отличается от реала)
Да несильно оно отличается, я все отличия задокументировал
А в чём вообще задача? Нужно просто считать функцию по готовой схеме или наоборот пытаться её как-то оптимизировать? И как сейчас код для этого выглядит?
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием