Ядро с 32 битами и виртуализацией

[zebest]

Что ещё добавить, изменить?

Елси и изобретать велосипеды, то можно хоть колеса одного диаметра делать??
https://docs.google.com/spreadsheets...gid=1809398086
там вкладка для следующего есть, да и в доках они кое-что писали, что реализовали.
Да и ужасм вроде поддерживает новые инструпции.
*мимо проходил

[Advertiser]

[Bolt]

Елси и изобретать велосипеды, то можно хоть колеса одного диаметра делать??
https://docs.google.com/spreadsheets...gid=1809398086
там вкладка для следующего есть, да и в доках они кое-что писали, что реализовали.
Да и ужасм вроде поддерживает новые инструпции.
*мимо проходил

У "следующего" есть интересные инструкции, но где там 32 бита? У него концепция совсем другая. У меня, скорее, 32-разрядный процессор с аппаратным эмулятором Z80, и вообще я задумывался о простом RISC и трансляции "на лету", но нашёл способ проще.

- - - Добавлено - - -

есть nand

Есть, и означает "not (A and B)", а у нас "A and (not B)".

условное выполнение
add nz bc,de
зачем?
шоб было

Условное выполнение используется чтобы конвейер не сбивать переходами. Будет конвейер - будет условное выполнение, а так оно действительно "шоб было".

и если мы что то расширяем
то не уподобляемся мерзкому 8080
и расширяем в z80 стайл

Не, не пойдёт. Плохой это стайл, особенно в плане скорости. На кристалле можно обойтись одним транзистором, а в FPGA синтезатор такие дурные схемы рисует, что частота сразу резко падает.

но тогда старшие 2 байта
придется выкалупывать для работы как с 8 бит числами
для чего потребются новые команды...
или просерание процессорного времени

"Гоги, а оно тебе зачем?" В смысле старшие байты. Просерание времени всё равно будет, потому что или все условно по 5 тактов, или некоторые по 3, а экзотика по 8. Старшие байты это по-моему экзотика.

- - - Добавлено - - -

add ehl,ebc
равносильно
add HLhll,BCbcl
и по влиянию на флаги
сопоставимо с
add hl,bc
и знак у нас сохраняется!!!!

тоесть в любой момент времени
мы можем дрыгать точностью вычислиений
add hl,de
add ehl,ebc
mul ehl,eix
ld bc,hl - и так например отбросили младшие не значимые 16 бит

Вот тут я вообще нить потерял.

Понимаешь, если в FPGA делать вот совсем всё на всё, то получается мультиплексор на тыщи ячеек и с огромной задержкой, в результате ядро будет работать на частоте 10 МГц. Что, в принципе, и наблюдаем почти во всех Z80-"корках".

То есть опять "либо то, либо это". Либо делаем огромный мультиплексор с возможностью подать на АЛУ всякие комбинации регистров 8/16/32 бит и получаем тормоза на всём, либо делаем тупой мультиплексор без сдвигов, получаем быстрые 32 бита и потерю одного такта при эмуляции старых 8-битных инструкций. Долго объяснять, но вот у меня такая загогулина получилась.

Но я подумаю куда это впихнуть можно. Если в итоге доступ будет быстрее чем альтернативы типа "srl BC,16" - сделаю. Swap word и swap byte устроит?

[Bolt]

Да, и учтите что 32 бита это не просто арифметика, а ещё и 24-разрядный адрес.

У процессора как минимум два режима работы:
1. "Нативный", бинарно несовместимый с Z80, но имеющий плюшки типа 24-разрядной адресации.
2. "Эмулятор Z80", в котором он работает как быстрый Z80 и, если разрешено, через префикс имеет доступ к 32-битным инструкциям.
Запрет нужен чтобы проц не падал при запуске старого софта, в котором могут встретиться такие же комбинации недокументированных байтов.

Плюс ещё будет "kernel" и "user". В "kernel" можно всё, в "user" запрещён доступ к портам и т.п. Пусть приложение с железом работает через драйвер.

- - - Добавлено - - -

только не забудьте RTC и BT или WiFi и поддержку microSD в тот же кристалл. RISC точно бы упростил и архитектуру и конвейер. Быстродействия 50 МГц z80 точно не надо, если будут 32 битная арифметика и логика, достаточно 25 МГц для таких экранов.

andrews опять про технологии XXI века...

Нет, 25 МГц не достаточно. Экран тоже будет другой.

[Ynicky]

В 2016 году занимался аналогичным проектом.
Но не доделал. Хотя кое-что уже работало.
Например, по каналу RS232 из PC посылал файлы .scr в плату с FPGA с выводом на экран монитора.
Могу реанимировать проект, если есть интерес.
Вот описания на процессор и СнК.
https://cloud.mail.ru/public/XfgP/6ymYQ5bfU
https://cloud.mail.ru/public/2swe/2Mg4A9qfC

[LeoN65816]

Bolt, в плане концепции расширения разрядности проца с сохранением совместимости посмотри на примере 6502->65816 (W65C816S), и даже есть концепт 32-хбитного W65C832S (но, к сожалению, не реализован в серии).

[andrews]

andrews опять про технологии XXI века...
Нет, 25 МГц не достаточно. Экран тоже будет другой.

без этого не будет доступа к интернету, а тогда это по нынешеним временам игровая приставка, а не комп! "Другой экран" не должен весить тяжело >16k, иначе это потянет вниз другие характеристики компа. Вернее придется увеличивать объем всех видов памяти, пропускную способность шин, интернет-трафик

[Lethargeek]

Есть, и означает "not (A and B)", а у нас "A and (not B)".

не спорьте, эта операция обычно называется bic (BIt Clear)

- - - Добавлено - - -

Ynicky, о, ты живой в личку загляни

[NEO SPECTRUMAN]

Вот тут я вообще нить потерял.

ну дык
старшая половина 32битного регистра
лежит в 8битных регистрах H и L
в H за одно и знак в 7-бите

младшая половина 32битного регистра
лежит в новом 16 битном регистре HLL ну или LHL

все команды работающие с 32 бит регами
оперируют с HL и LHL как с одним регистром EHL

все старые команды z80
могут без проблем брать HL (старшую половину да еще со знаком)
и отбрасывать дробную часть LHL
или же вообще брать один H и работать по 8-ми битному

тоесть при переходе к работе с 8\16 битными числами старыми командами z80 из 32 битного режима
у нас НЕ ОСТАЮТСЯ ОГРЫЗКИ (младшие байты) от цифр
у нас остается числа деленные на 256 и со знаком
(другими словами просто со сниженной точностью)

мы можем работать с ними старыми командами
а потом снова новыми 32битными

то есть
add ede,ebc
add $01230000,$11111111
ede= $12341111
а тут старый 16 битный
add hl,de
add $0001,$1234
de = $1235 (старшая значимая половина со знаком доступна старым командам)

- - - Добавлено - - -

Есть, и означает "not (A and B)", а у нас "A and (not B)".

о боже
теперь будем знать

а зачем нужна логическая операция?
выдавать 1 только
если первый операнд 1 а второй 0
с ходу не вижу применения

[Lethargeek]

а зачем нужна логическая операция?
выдавать 1 только
если первый операнд 1 а второй 0
с ходу не вижу применения

например, для битолюбства с вычислением автомасок

[Bolt]

add ede,ebc
add $01230000,$11111111
ede= $12341111
а тут старый 16 битный
add hl,de
add $0001,$1234
de = $1235 (старшая значимая половина со знаком доступна старым командам)

Теперь понял. На фиксированную точку похоже.

Быстро прыгать туда-сюда между 16 и 32 битами не планировалось, а адресация по младшим битам получается с интересной фичей, которую пока ещё не додумал.
Старые команды больше для совместимости, не для написания новых программ.

- - - Добавлено - - -

Фиксированную точку тоже потом применим

- - - Добавлено - - -

Bolt, в плане концепции расширения разрядности проца с сохранением совместимости посмотри на примере 6502->65816 (W65C816S), и даже есть концепт 32-хбитного W65C832S (но, к сожалению, не реализован в серии).

Что-то сразу не понял, потом надо будет вдумчиво почитать.
У него, кстати, andn называется rep:

SEP #%00010000 	; set bit 4 for 8-bit index registers.

REP #%00010000 	; clear bit 4 for 16-bit index registers.

- - - Добавлено - - -

В 2016 году занимался аналогичным проектом.
Но не доделал. Хотя кое-что уже работало.
Например, по каналу RS232 из PC посылал файлы .scr в плату с FPGA с выводом на экран монитора.
Могу реанимировать проект, если есть интерес.
Вот описания на процессор и СнК.
https://cloud.mail.ru/public/XfgP/6ymYQ5bfU
https://cloud.mail.ru/public/2swe/2Mg4A9qfC

Ого.
Это с нуля разработано или за основу было взято какое-то ядро? На какой частоте это работало? Регистры были в регистрах или использовалась встроенная в FPGA память?