Цифровая археология: 1801 и все-все-все

[Vslav]

Такой вопрос - а кто заполняет ловушки векторов в LDA файле для тестов VKAxxx?
Вот мой vkaac0.mac, результат компиляции в RT-11 (в эмуляторе) сейчас полностью совпадает с исходным бинарником, собирается так:

Скрытый текст

@echo off

rem
rem Setup variables for temp directory and path to PDP-11 simulator
rem
rem set cpu11_tmp=R:\TEMP
rem set cpu11_sim=D:\ECC\PDP11
if "%~1"=="" goto blank
if "%cpu11_tmp%"=="" goto blank_tmp
if "%cpu11_sim%"=="" goto blank_sim

copy %1.mac %cpu11_tmp%\%1.mac >>NUL
echo macro hd2:%1.mac /list:hd2:%1.lst /object:hd2:%1.obj >%cpu11_tmp%\build.com
echo link hd2:%1.obj /execute:hd2:%1.lda /lda >>%cpu11_tmp%\build.com
%cpu11_sim%\pdp11.exe @hd2:build.com

srec_cat %cpu11_tmp%\%1.lda -dec_binary -o %cpu11_tmp%\%1.bin -binary
move vt52.log %cpu11_tmp%\vt52.log >>NUL
fc /b %cpu11_tmp%\%1.bin %1.bin

@echo on
exit

:blank
echo.
echo Batch file to compile and copy built images to project folders
echo PDP-11 Simulator and original MACRO-11 on RT-11 is used to compile
echo.
echo Environment variables should be set:
echo   cpu11_tmp=%cpu11_tmp%
echo   cpu11_sim=%cpu11_sim%
echo.
echo Usage: built filename_without_extension
echo Example: build t401
exit

:blank_tmp
echo.
echo Environment variable cpu11_tmp should be set to temorary folder
exit

:blank_tmp
echo.
echo Environment variable cpu11_sim should be set to RT11 simulator folder
exit

[свернуть]

Но область векторов заполнена явно моим макросом:

Скрытый текст

;_____________________________________________________________________________
;
		.macro	vect, offset, adr, val	;
		. 	= offset		;
	.if 	nb, <adr>			;
		.word	adr			;
	.iff					;
		.word	.+2			;
	.endc 					;
	.if	nb, <val>			;
		.word	val			;
	.iff            			;
		.word	0			;
	.endc					;
		.endm				;
;_____________________________________________________________________________
;
		vect	0			;
		vect	4			;
		vect	10			;
		vect	14			;
		vect	20, type		; type out the message
		vect	24, 200			; power fail entry
		vect	30			;
		vect	34			;
		vect	40			;
		vect	44, $apthd, $endad	;
		vect	50			;
		vect	54			;
		vect	60			;
		vect	64			;
		vect	70			;

[свернуть]

В оригинальном DEC-овском файле этот кусок отсутствует, в связи с чем и вопрос, как выбросить эту мою добавку и собрать оригинальный DEC-овский файл

[Advertiser]

[Hunta]

С учётом того, что доступен листинг, а не исходник - подозреваю что заполнение векторов заглушками могли просто выключить из листинга, типа

.NLIST
  .ASECT
  .=0
  .REPT 1000/4
    .WORD .+2, 0
  .ENDR
.LIST

По листингу в общем случае невозможно получить исходный файл. Максимум - добиться что листинг восстановленного файла будет совпадать с исходным листингом...

[Vslav]

С учётом того, что доступен листинг, а не исходник

Выходная кодогенерация не отключается - в листинге все равно были бы видны генерируемые вектора. По крайней мере, только что проверил - MACRO-11 с директивой .nlist все равно показывает что на выходе сгенерировано.

По листингу в общем случае невозможно получить исходный файл.

По крайней мере, файл генерирующий эталонный бинарник получен, этого достаточно для моих целей.
Возможны какие-то ошибки (при перемещении, например), но их можно фиксить, тесты достаточно простые.
И, во всяком случае, такой восстановленный файл лучше голого бинарника или выхлопа дизассемблера.

[Hunta]

Выходная кодогенерация не отключается - в листинге все равно были бы видны генерируемые вектора.

Не знаю, как в твоем MACRO, но вот в моем:

	.TITLE	TEST

.NLIST
  .ASECT
  .=0
  .REPT 1000/4
    .WORD .+2, 0
  .ENDR
.LIST

	.END

TEST	MACRO V05.06R Sunday 29-Mar-20  Page 1


      1						.TITLE	TEST
      2
     10
     11		000001 				.END
TEST	MACRO V05.06R Sunday 29-Mar-20  Page 1-1
Symbol table



. ABS.	001000    000	(RW,I,GBL,ABS,OVR)
      	000000    001	(RW,I,LCL,REL,CON)
Errors detected:  0

*** Assembler statistics


Work  file  reads: 0
Work  file writes: 0
Size of work file: 57 Words  ( 1 Pages)
Size of core pool: 13056 Words  ( 51 Pages)
Operating  system: RT-11

Elapsed time: Unknown
DK:T,DK:T=DK:T

[Vslav]

Не знаю, как в твоем MACRO, но вот в моем:

Да, действительно, не туда в в своем листинге посмотрел, выключается листинг полностью.
Но - нумерация строк исходника остается, и в дековском листинге разрывов нумерации я не нашел.

[Hunta]

в дековском листинге разрывов нумерации я не нашел.

Позже гляну, но как вариант - линковка из двух файлов, один из которых как раз и заполняет вектора

[Vslav]

Позже гляну, но как вариант - линковка из двух файлов, один из которых как раз и заполняет вектора

Обрати внимание на вектор 74 - там с 76 начинается блок параметров и частично перекрывает это вектор.
Причем в этом блоке указаны явно внешние адреса, без комментирования оно не линкуется, очень вероятно что был еще какой-то файл.

[AFZ]

Vslav, вот здесь смотрел?

- - - Добавлено - - -

Поразглядывал, очень похоже на правду. По крайней мере, абс. загрузчик начинается, как и положено, примерно сотней пробивок с кодом 0хE9 (0351), лента 8.842.006-02 Тест команд П3 начинается стандартными для LDA-ленты 001 000 ...

Да, перед собственно LDA-ленточкой идет ее децимальный номер, т.е.набор кодов, которые, будучи отперфорированными на ленточку, образуют своими дырочками контуры цифр децимального номера, это, естественно, надо убрать. Допустим, перебить в нули хекс-редактором. Не знаю, у всех лент, или нет, но в тех, что я посмотрел, децимальный номер есть. Кромме абс. загрузчика, естественно, но он и не LDA ни разу.

Книжка про ПЛОС у тебя есть?

- - - Добавлено - - -

Да, если что, я просто спросил у Яндекса "перфолента электроника 60" (без кавычек). Вторая ссылка.

[Vslav]

Vslav, вот здесь смотрел?

Да бинарники найти не проблема, хоть Э60, хоть оригинальные дековские.
Хочется исходников, адаптировать под свою плату, пересобрать.
VKAAC0 уже "переработал", собирается вв оригинальный бинарник, остальное в процессе, текущая рабочая копия лежит тут.

Книжка про ПЛОС у тебя есть?

Нету. В дековских листингах все расписано хорошо, что куда и как запускать. Преобразовать из формата загрузчика в плоский бинарник - это мой любимый srec_cat умеет влёт. А больше ничего и не надо.

[Vslav]

Микропроцессорный комплект Western Digital MCP-1600 (в варианте для PDP-11 у нас известный как 581-ая серия) достаточно тяжело реверсится, несмотря на хорошую документацию.
Старая технология, это ровесник 8080, нет генератора смещения подложки, два питания, те же самые высоковольтные тактовые сигналы, подаваемые непосредственно на затворы транзисторов, да еще четыре отдельные фазы. В итоге на четырех транзисторах может быть собрать флип-флоп, и очень похожий на обычную комбинационную логику - иногда сложно различить. Но потихоньку движется - изучаю Питон - написал утилиту извлечения матриц из схемы, микROMы прочитал, управляющий чип уже написан на Верилоге, написана внешняя обвязка с платы М2 (там заметная часть процессора), остался собственно процессор данных и можно будет моделировать. В принципе, можно было бы забить на все эти фазы и сразу писать синхронную модель, но хочется именно посмотреть как оно по фазам раскладывается в оригинальной модели и это немного удлиняет процесс.