Intel 8080 System Manual: "Timing logic within the 8080 uses the clock inputs to produce a SYNC pulse, which indentifies the beginning of every machine cycle. The SYNC pulse is tiggered by low-to-high transition of ф2, as shown at Figure 2-3". По рисунку 2-3 можно сказать, что SYNC начинается с некоторым отставанием от переднего фронта ф2.Сообщение от Mick
Насчет арбитража доступа к памяти проца/видео могу немного поспекулировать, если что меня поправят. Насколько знаю идеологически этот момент в орионе реализован аналогично специалисту, а про специалист подробно написано в МК1987/2, стр. 19-22. Там и словами написано и эпюры есть. Строку условно можно поделить на двухтактные отрезки, в каждом из них потенциально есть два обращения видеоконтроллера (по одному и тому же адресу, чтение в буферный регистр). Если был SYNC, то следующий за ним такт отдается для доступа процу, но как минимум один из двух тактов в любом случае обязательно будет доступен видеоконтроллеру. По итогам такого двухтактного отрезка правильный (актуальный) байт видеоданных переписывается из буферного регистра в сдвиговый. У ориона читается два байта из двух линеек озу и частота повыше.
Ответить с цитированием
