Микрокод-то проще, но шина загружена лишним чтением, что на ВМ1 было ещё терпимо, а на ВМ2 уже изрядная печалька
Байтовая работа с памятью - тормоза ...
Микрокод-то проще, но шина загружена лишним чтением, что на ВМ1 было ещё терпимо, а на ВМ2 уже изрядная печалька
Байтовая работа с памятью - тормоза ...
@Titus, в ХМ1-032 при чтении системного ОЗУ данные в регистры REG_MEM_LOW и REG_MEM_HIGH не записываются по положительным фронтам сигналов WRITE_MEM_LOW и WRITE_MEM_HIGH, так как эти фронты приходят до рабочего фронта CAS с записью старшей части адреса. У тебя в схеме рабочий фронт записи в эти регистры не указан. Я сделал по отрицательному фронту, это правильно? А вообще, если рабочий фронт у триггеров и регистров не указан, я делаю по положительному.
Ну ты даешь) Если фронт не указан, значит запись идет по УРОВНЮ, а не по фронту.Сообщение от Ynicky
Тебе придется переделать все реверсы, т.к. там половина регистров с записью по уровню, а не по фронтам, и менять это нельзя.
Переписал, а за одно перепроверил остальное. Кое что подправил. Проверяю дальше.
nzeemin(22.08.2020)
Того и гляди мы увидим первую реплику УКНЦ на ФПГА. А это сложнее, чем даже Союз-Неон, т.к. в последнем не было заказных чипов.
Промоделировал вертикальный счетчик в 136й. Работает правильно. Только кадровые синхроимпульсы VSYNN для четного и нечетного полей одинаковые, если, конечно, я все правильно описал. Нет сдвига на пол строки, как по ГОСТу.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Так на УКНЦ на двух полукадрах не 625 строк, а только 624. Из-за этого между двумя импульсами EVNT не 20000 мкс, а только 19968 мкс. Т.е. чуточку побыстрее 50 Гц. За час будет спешить около 6 сек, а за сутки 2 мин 18 сек.
Оба поля одинаковые. Так же как и у 99% компьютеров 80-х годов. Единственная машинка, которую я знаю, с интерлейсом для некоторых режимов - это Amiga.
Посмотрел потранзисторную схему ВМ2, которую нарисовал многоуважаемый @Vslav.
Хочется выразить ему огромную благодарность за столь кропотливый труд. Нарисовать более 10000 транзисторов - это надо иметь нереальную усидчивость) Возникло несколько вопросов:
1. Чем отличается Verilog-версия сделанная один в один по транзисторной схеме (асинхронная, как ты ее называешь) от модифицированной синхронной?
2. Как ты составлял Verilog-описание (я в этом чайник), описывал каждый транзистор, потом оптимизировал, либо же смотрел на целый блок и описывал его сразу?
3. И для меня непонятно, как можно было оставить транзисторную схему, и не сделать по ней логическую. Транзисторная - это, конечно, оригинал и эталон, но пользоваться ей невозможно не переведя в логический вид.
Еще вопрос к @Vslav:
Не нравится мне схема сравнения PC1 и RA.
А именно транзистор T6636, и вокруг него.
1. Если сигнал ACMP_EN = 0, то T6636 открыт, и T6661 открыт. Все штатно.
2. Если сигнал ACMP_EN = 1, то T6636 закрыт, а линия ADR_EQ может притягиваться только к земле через одну или несколько линий сравнения. Таким образом, если ADR_RQ не притянута к земле (PC1 = RA), то вход T6661 окажется в воздухе, т.к. нечему притянуть его к плюсу. Может ты где-то ошибся?
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
