"ZX-8085" - Даунгрейд компьютера "Ленинград". Часть 2

[ivagor]

Проблема в том, что просто изменяя фазу входного сигнала нельзя сдвинуть CLK (выходной) на полтакта, а управляющие сигналы проца (RD, WR и т.д.) привязаны к CLK. Скорее всего нужную фазу CLK можно сделать с привлечением RESET, но в интеловском даташите совсем нет соответствующих временных диаграмм, а вот в доке oki нечто похожее есть, но я не хочу лезть в такой специфический вариант. "Проблема" эта скорее в кавычках, т.к. при использовании в качестве памяти пзу и sram (без других претендентов на доступ) никаких проблем нет. При добавлении хотя бы одного такта ожидания проблема решится. Если видеоконтроллер умеет уступать процу тоже проблем нет. Но в ленинграде без тактов ожидания я не могу сообразить как.

[Advertiser]

[ivagor]

но в интеловском даташите совсем нет соответствующих временных диаграмм

В таком виде, как я бы хотел нет, но кое-что есть в MCS-80/85 FAMILY USERS MANUAL. Из того, что я там увидел, скорее всего resetом не получится обеспечить нужную фазу. Варианты все равно есть:
1. Перекосить ("локально изменить") скважность внешнего клока на X1. Заочно я такую штуку нормально не потяну.
2. Вернуться к консервативному варианту, примерно соответствующему zx8080. Писать в озу можно без торможения (если формировать WE/ подобно zx8080). А тормозить только при чтении.
3. Учитывая, что возможности старинной элементной базы уже продемонстрированы, можно упростить себе жизнь и оставить dram только для записи проца (и чтения видео). Вместо D33 ставится SRAMина, в нее проц пишет и из нее читает. Т.е. запись параллельно в sram и dram, чтение проца только из sram. В итоге тормозить не нужно.