Reverse engineering 1818ВГ93

[Titus]

Более того, судя по сканам кристалла ВГ93 даже декодер A1 использует не
все биты, (игнорируется бит 13, хотя может быть это просто баг при
стравливании маски).

Это как раз именно и есть баг.

То, что при чтении дорожки целиком, контроллер не отключает пересинхронизацию это понято, т.к. дорожка состоит из невыровненно записанных секторов, и в начале каждого сектора надо синхронизироваться.
Однако, если дорожка записана целиком, единым потоком, то контроллер все равно собьется на некоторых последовательностях бит. Это я когда-то описывал, но уже забыл какая последовательность. Казалось бы, почему контроллер сбивается, начиная заново синхронизироваться внутри дорожки, хотя синхромаркеров внутри дорожки мы не записали? А вот именно потому, что есть баг в 13 бите детектора синхропоследовательности, и контроллер воспринимает простые данные, которые похожи на синхромаркер, за исключением выпавшего бита, как синхронизацию, и тут сбивается. Поэтому данный баг - это именно баг ВГ93, а не WD1772/3.

[goodboy]

пишут что,
"со сбоем синхронизации существует 3 совершенно не связанные друг с другом проблемы. И каждый пытается доказать свой случай.

Первая проблема - это не уникальный маркер C2 (про который подробно и с картинками написано на сайте про atari), при этом даже если дорожка вся записана за 1 раз будет все равно сбой синхронизации, если такой битовый патерн со сдвигом на пол бита появится в данных. Синхронизация по C2 делается ТОЛЬКО командой чтения дорожки и только на ВГ93 (делается для того, чтобы при чтении дорожки байты от индексного отверстия до первого A1 читались нормально, а не мусором (когда вместо клоков отсеиваются биты данных, а с выхода сдвигового регистра вместо данных идут патерны клоков)).

Вторая проблема (присутствует и на ПЦ на i8272 - это проблема с записью секторов поверх отформатированных секторов, там из за непопадания точно в битовую ячейку может быть какой угодно сдвиг, для этого и вводятся GAP байты, но эти GAP байты будут читаться неправильно, т.к. команда чтения дорожки делает синхронизацию по A1 и по C2, а все что записано до A1 (не при форматировании, будет читаться в фазе от A1 предыдущего сектора и естественно может быть мусор, если при записи был сдвиг на пол бита).

Ну и третья проблема - не использование бита 13 в A1 и в C2 (но это может быть и не реальная проблема, а просто протравлено при снятии слоев кислотой, у меня есть только один набор фотографий, т.ч. сравнить не с чем (может еще и брак конкретно этого завода), и в импортной микросхеме WD1772 таких проблем нету, там декодер правильный и все биты используются).

[Titus]

Замахнулся я на Уильяма, понимаешь, Шекспира (c).
А именно перевел транзисторный реверс 1818ВГ93 от deathsoft'а в логическую схему.

Пока что это только 'тупо' перевод, с минимальной оптимизацией. Могут быть ошибки и т.д.
Уместилось примерно в 1300 логических элементов (без учета ПЗУ). В оригинале это 5600 транзисторов.

По сложности, субьективно, это где-то в 2 раза проще Z80, и в 10-20 раз сложнее AY-3-8910.

1818VG93 - rev 03.pdf

[CodeMaster]

это где-то в 2 раза проще Z80

Сложная это штука оказалась, контроллер флопа.

[Titus]

Схема ВГ93 на первый взгляд выглядит достаточно хорошо спроектированной и четкой, не то, что Z80, где наворочено всякого.

И тут бац, наткнулся на избыточные элементы. Один из них (2ИЛИ) устанавливает бит, а второй (2И) сбрасывает. Т.е. первый элемент избыточный.
Однако, в транзисторном виде этот фрагмент немного запутанный, и проектировщики могли потерять нить прохождения сигнала, а при оптимизации сразу стала видна избыточность.

[Titus]

Причесывая ВГ93 нашел крайне интересный таймер (судя по всему стоит в цепи задержки шага головки, точнее еще не разбирался).

По документации, шаг головки должен быть кратен 3мс, что формируется из 12 импульсов по 250 тактов на частоте 1МГц (250мкс)

Однако, таймер, задающий базовую задержку имеет цикл 249, а не 250.

Мало того, он построен на крайне интересном 8-битном LFSR-регистре, результат работы которого на первый взгляд не очевиден.
При начальном сбросе или достижении 0, регистр загружается числом 0b11111001 (0xF9).
Каждый такт 7-бит регистра инвертируется, биты 6..0 циклически сдвигаются вправо, а бит 0 составляется битов 1 и 2 сложенных по функции XNOR.
При достижении 0, регистр опять загружается числом 0xF9.

Если бы проектировщики WD1793 делали честный линейный счетчик на 250, это бы заняло в кремнии гораздо больше места.
Построение же хитрого LFSR-регистра с грамотно подобранном в нужном месте дешевым XNOR, чтобы цикл стал максимально большим, позволило очень сэкономить на транзисторах.

А то, что счетчик считает до 249, а не до 250, думаю, это тоже связано именно с тем, что если бы счет был до 250, начальная константа была бы 0x71. В ней четыре 1 и четыре 0. Тогда как в 0xF9 всего 2 нуля. Установка в единицу для такой схемотехники оказалась дешевле сброса бита в ноль. А для шага головки, что 249, что 250 - разница почти никакая, поэтому инженеры остановились на удачном и дешевом 249.