ПЛИС и всё что с ними связано

[Ewgeny7]

Да не глючные они, просто надо уметь пользоваться ими...
А разброс в сигналах есть в любых счетчиках, хоть на схематике, хоть на Verilog или VHDL. Причем в симуляторе реально более старшие разряды могут работать "быстрее" чем младшие, почему - не знаю. Вероятно, зависит от разводки на кристалле.
Для борьбы с этим приходится делать счетчики со схемой "ускоренного переноса", как раз в Радиокоте этот метод и описывается.

[IanPo]

Для борьбы с этим приходится делать счетчики со схемой "ускоренного переноса",

Это и есть т.н. "синхронный счетчик", где обновление значений происходит во всех триггерах одновременно?

[Ewgeny7]

Это и есть т.н. "синхронный счетчик",

Ага. Наши 555ИЕ7 вроде как являются попыткой сделать синхронный счетчик (против несинхронного ИЕ5).

[IanPo]

Я выбрал активный конфиг с прошиванием конфПЗУ и самого циклона через JTAG. Схема данного подключения валяется в этой теме и файл обзывается КонфПЗУ.rar (в моём сообщении).

А можно объяснить на пальцах, как в Квартусе зашить конфПЗУ через JTAG? Насколько я понял, надо сначала загрузить в Циклон прошивку моста JTAG-AS, а потом прошивать свою прошивку.

[Ewgeny7]

А можно объяснить на пальцах,

Можно. Прошивка компилируется как обычно.
Далее "File"->"Convert programming file".
Выбираешь в списке ".jic". Указываешь файл-источник ".sof".
Указываешь тип ПЗУ и тип ПЛИС. Жмешь "Generate". Усё.
Пока я это писал, мог уже десять раз сделать в реале.
Подробная дока по этому делу есть в этом треде. Я выкладывал.

[IanPo]

Проверил, все отлично прошивается!
EPCS4 прошил, теперь при включении видеокарточка дает тестовую картинку
Очень удобно.

[Advertiser]

[IanPo]

А кто-нибудь может выложить Квартусный проектик с использованием PLL?
Прям запарился уже, пишет, вход не соединен.
Я сделал графический файл, там вставил altpll.
От выводов отвел "провода", назвал их как сигналы в VHDL.
Из файлов cmp и как-то типа _inst.vhd вставил в свой vhdl объявление и инстанцию.
Однако, что-то не так.

[tnt23]

Я PLL вставлял через Megafunction Wizard.

Проект z3sdram

[Ewgeny7]

Я сделал графический файл, там вставил altpll.

Ты на ВХДЛе ваяешь?
Если да, то лучше делать так - Megafunction Wizard, в нем ставишь все параметры PLL,
на последней кнопке "финиш" визард спросит тебя - "как сохранять?". Выбирай ВХДЛ.
В проекте появится файлик типа altpll.vhd. Прибивай его к проекту и всё будет работать. Не забудь вход PLL (clk0) назначить правильно, они подключаются только к своим специальным пинам.

[IanPo]

ewgeny7,
tnt23,
Я и делал через Megafunction Wizard.

Но нужно ли прописывать компонент PLL в моем vhd-файле?

И если у меня в vhdl определен пин i25175 in std_logic (CLK4, это вторая PLL на чипе), то как называть входной пин на схеме PLL?
Квартус пишет, что не подсоединен.
Либо вообще игнорирует подключенный PLL, комплирует без него.