Одна безумная идея ;-)

[ArtemKuchin]

Все, я понял как на самом деле надо, как я и говорил но с одной тонкостью. Как я и писал активировать ROMCS надо между началом M1 (low) и MREQ. Там около 140нс, для CPLD, более чем хватит. При этом надо смотреть, что на шине адреса, и делать это когда там PC=66H, но в самом начале M1 адрес PC не стабильный там еще, надо врубать активацию ROMCS по нему, но если ближе к MREQ выяснится, что адрес не тото, то отрубить ROMCS и ничего не делать. Единственное, я думаю, что вполне можно
просто подождать около 50нс от M1 и взять адрес, там глюков не должно быть уже никаких. Но в программировании CPLD проще сделать первый вариант, да к тому же он и надежнее.


А NMI вообще независимо подключается.

Чтиво: http://spectrum.alioth.net/doc/index...pectranet_CPLD

[Advertiser]

[HardWareMan]

ЕМНИП, сигналы MREQ/IORQ являются стробирующими (как сигнал AS у М68К), в активности которых сигнал адреса уже стабилен. Так что мешает заюзать перепад 1=>0 для защелкивания адреса?

[ArtemKuchin]

"сигнал AS у М68К" - эт мне ничего не говорит

Использовать MREQ нельзя, ибо после него RD наступает ОЧЕНЬ БЫСТРО (быстрее, чем время задержки на cpld) и процессор ожидает инструкцию по адресу, в итоге к RD я CPLD не успеет ROMCS переключить и внешний чип активировать.

В итоге и MREQ и RD провалятся чипу спектрума, а не мне, начнется выбора в ПЗУ, а тут я меняю ROMCS и начинаю свою выбору, хрен знает че выйдет.

[BYTEMAN]

и сколько времени он играет один тон автоповором? Секунда, полторы максимум. Ничего страшного если при загрузке снапа этой секунды не будет.

а если плеер не перегрузит регистры громкости? (как делает куча плееров под сид?)

[ArtemKuchin]

а если плеер не перегрузит регистры громкости? (как делает куча плееров под сид?)

Да надо, надо все это мониторить и хранить ИЛИ по крайней мере ресетить в тишину при загрузке потом.
Даже долбаный бордюр на 48К на самом деле не читается, его тоже мониторить надо.

[HardWareMan]

"сигнал AS у М68К" - эт мне ничего не говорит

AS - Address Strobe.

Использовать MREQ нельзя, ибо после него RD наступает ОЧЕНЬ БЫСТРО (быстрее, чем время задержки на cpld) и процессор ожидает инструкцию по адресу, в итоге к RD я CPLD не успеет ROMCS переключить и внешний чип активировать.

Можно. Мой Специалист МХ2 же взлетел. У тебя есть 1,5 такта в цикле М1 и 2 такта в обычном. Тебе мало? Это при стандартных 3,5МГц получается 428нс и 571нс соответственно.

В итоге и MREQ и RD провалятся чипу спектрума, а не мне, начнется выбора в ПЗУ, а тут я меняю ROMCS и начинаю свою выбору, хрен знает че выйдет.

А тебе в любом случае придется развязывать стандартный ROMCS от своего. И вообще, мэджик батон работает, можешь подсмотреть там.

[ArtemKuchin]

мы друг друга не поняли видать.

Смотрим на диаграммы.
MREQ ушел вниз, RD ушел вниз почти сразу же после него. CPLD должна теперь сменить ROMCS и включить чип SRAM. НО! MREQ и RD уже пойманы ПЗУ и ПЗУ формирует свой ответ. Т.е. наше SRAM формирует свой ответ на шине, ПЗУ пытается свой. Никаких 100-500 нс нет, они делают это одновременно. ПЗУ дольше, SRAM быстрее. Че будет в итоге - хрен знает.

ради справедливости надо отметить, что такая преблуда как SOFT-ROM работает именно так, но почему она работает - для меня загадка. Ну хотя не совсем. ROMCS я так понимаю на OE ПЗУ завязан, так что выбора из ПЗУ просто обламывается и OUTPUT ПЗУ выключается. И счатье приходит. Но как-то некрасиво, блин, обламывать пзу в середине цикла чтения, я уж не говорю о том, что там на шине может творится, если на SRAM бит будет 1, а на ПЗУ 0. резюками что ли все линии заполнять.

[HardWareMan]

ради справедливости надо отметить, что такая преблуда как SOFT-ROM работает именно так, но почему она работает - для меня загадка. Ну хотя не совсем. ROMCS я так понимаю на OE ПЗУ завязан, так что выбора из ПЗУ просто обламывается и OUTPUT ПЗУ выключается. И счатье приходит. Но как-то некрасиво, блин, обламывать пзу в середине цикла чтения.

Читай мою приписку. И чего плохого в обломе ПЗУ? Я тогда вообще не понимаю, как ты собирался захватывать шину, не отключая стандартного дешифратора...

[ArtemKuchin]

Я же писал, смена ROMCS между началом M1 и MREQ, т..е в пзу еще запрос на чтение просто не пришел. Никто на шину еще ничего не пишет. Путо на шине то еще. Я там один! А после смену ROMCS, когда приходит MREQ/RD ПЗУ уже их не получит и шина все еще моя.

[HardWareMan]

Я же писал, смена ROMCS между началом M1 и MREQ, т..е в пзу еще запрос на чтение просто не пришел. Никто на шину еще ничего не пишет. Путо на шине то еще. Я там один! А после смену ROMCS, когда приходит MREQ/RD ПЗУ уже их не получит и шина все еще моя.

Но КАК?! (С) Moss
Т.е., ты подменяешь конечный сигнал ROMCS со стандартного ПЗУ на свое, правильно? Тогда ваще не понятно, чего ты боишься. Инертность буферов одного ПЗУ покроется инертностью буферов другого ПЗУ. Конфликта как такового не будет, данные успеют к часу Х. Чего мудрить то?