Цитата Сообщение от ILoveSpeccy Посмотреть сообщение
Ну так всё просто. При включении питания сначала инициализируется PIC32. Потом заливается прошивка в FPGA и только тогда запускается контроллер SDRAM. Вся процедура длится 1-2 секунды (в зависимости от размера битстрима).
Логично. Здесь одной прошивки плиса хватит.

Я пару месяцев назад начал писать простенький кэш для своего SDRAM-контроллера. Результаты были интересными. (По-памяти) при прогоне Dhrystone v1 с оптимизацией -O2 было 93% попаданий. Размер кэша был 128 или 256 байт, точно не помню, надо сырки откопать.
Ты про софтовый кэш ?

Читал память при burst=8, запись не кэшировалась. Короче общая производительность возрастает в 3-5 раз. У меня был прирост примерно в 2 раза, но это по причине того, что mlite (plasma) быстрее чем на 25MHz при "pipeline=2" на de1 не заработал. И контроллер памяти тупо простаивал и ждал проц.
Да, кэш - это хорошая штука.

Я вообще в этих делах новичек,и усваивается инфа не так как раньше. Вот почитаю чего нибудь, какую-то часть усвою и пробую. Вот если бы подключился кто нибудь, кто хорошо в архитектурах компов разбирается, было бы больше толку.
Да я тоже не волшебник, а только учусь.

А про SRAM отдельная тема, кто с ней работал, думаю сталкивались с тем, что время доступа в 10нс это отнюдь не значит что она заработает на 100МГц (я имею в виду не частоту стэйт-машины а то, что получать/писать данные с неё каждые 10нс не выйдет).
Нет, совсем не означает, что она будет работать на 100 МГц. 10ns указывают на минимальный цикл чтения (или записи), т.е. от 10ns и больше. А работа на предельных частотах (которые для 10ns SRAM надо еще выяснять) принесет лишний гемор в виде нестабильности работы памяти, которая будет зависеть от экземпляра конкретной м/с и в том числе, от температуры окружающей среды.

Может я и ошибаюсь, но мои "знания" статики говорят о том, что если соблюсти все времянки из даташитов то может 25-20нс выжать можно, но не факт. У меня получалось чтото около 30нс, точно не помню.
Мне в свое время И.Мак сказал, что из K6R4008V1D (10ns, самсунг) выжать можно макс. 50МГц, я от этого примерно и исходил. На дев-борде Altera DE1 (циклон-2) проверял vga-контроллер в разрешении 800x600, где пиксельклок 50МГц (период 20ns), вывод картинки из набортной SRAM (IS61LV25616) 256Kx16, 10ns. Все выводилось хорошо, так что 10ns SRAM с периодом обращения в 20ns справляется. Это при чтении, а при записи тоже должна справляться, насколько это можно судить по диаграммам из даташитов. Это при том, что я не занимался тонким тюнингом vga-контроллера (констрейны и все такое) с отслеживанием сигналов на железе по осциллу.

Может кто сделает быстрый контроллер SRAM, буду рад научиться новому.
Наверно в нем нет особой необходимости.

ИМХО SDRAM с "умным" кэшэм при частоте, например, 133МГц в сухую уделает асинхронную 10-наносекундную статику.
Конечно, при чтении большими пакетами (например с burst=8), когда данные будут появляться каждые 7.5ns. И я бы сказал не "с умным кэшем", а с умным контроллером (ессно с кэшем), потому что наберется куча нюансов по работе с SDRAM-памятью, а это дело контроллера. SDRAM-память геморная в этом отношении (удобство работы с ней) и если бы не объемы, которая она позволяет получать, то о ней забыли бы как о кошмарном сне.