Документация на ПК 11/16

[Alex_K]

А как это должно отрабатывать?

Так же, как и обычно. Просто на шину выставляется нечетный адрес. В качестве примера параллельной порт в УКНЦ, сама микросхема из 580-й серии, 8-разрядная. Схемотехники сделали так, что она откликается на адреса 177100, 177101, 177102, 177103. В данном случае обязательно нужно обращаться словной командой по нечетному адресу, в противном случае байт передавался бы в старших разрядах при нечетном адресе.

[Titus]

Так же, как и обычно. Просто на шину выставляется нечетный адрес. В качестве примера параллельной порт в УКНЦ, сама микросхема из 580-й серии, 8-разрядная. Схемотехники сделали так, что она откликается на адреса 177100, 177101, 177102, 177103. В данном случае обязательно нужно обращаться словной командой по нечетному адресу, в противном случае байт передавался бы в старших разрядах при нечетном адресе.

Так чем в итоге на УКНЦ отличается байтовая запись по нечетному адресу от словной по нечетному? И почему нельзя обойтись байтовой?

[Patron]

почему нельзя обойтись байтовой?

Потому что при байтовой записи всё равно на шину выставляется слово, но если при этом A0 == 1, то записываемый байт передаётся не по линиям D0-D7, а по линиям D8-D15.

Байтовое устройство не анализирует линии D8-D15, поэтому чтобы записать байт в регистр такого устройства с нечётным адресом - нужно писать слово по нечётному адресу.

Тогда передаваемый байт будет на линиях D0-D7, что и требуется.

[Alex_K]

Так чем в итоге на УКНЦ отличается байтовая запись по нечетному адресу от словной по нечетному? И почему нельзя обойтись байтовой?

Так вроде уже объяснили. Ещё раз. При словной записи на шину выставляется сам нечетный адрес, а после записываемое слово, при этом младший байт будет в младших разрядах, а старший байт в старших разрядах, как все и надо. Но 580-я серия 8-разрядная, потому она старший байт игнорирует. А вот при байтовой записи по нечетному адресу записываемый байт будет в старших разрядах, а в младших будет ноль (во всяком случае для 1801ВМ2), потому 580-я серия получит в качестве данных ноль.

[Patron]

в младших будет ноль (во всяком случае для 1801ВМ2)

В этом, кстати - есть некоторые сомнения.

Зачем тогда 1801ВМ2 выполняет MOVB в цикле DATIOB вместо цикла DATOB, если не для того, чтобы в "ненужной половине слова" был не ноль, а исходное значение, прочитанное в первой фазе цикла DATIOB.

[Alex_K]

В этом, кстати - есть некоторые сомнения.

Зачем тогда 1801ВМ2 выполняет MOVB в цикле DATIOB вместо цикла DATOB, если не для того, чтобы в "ненужной половине слова" был не ноль, а исходное значение, прочитанное в первой фазе цикла DATIOB.

Я эти сомнения уже развеял для себя. В УКНЦ куча регистров, которые игнорируют сигнал WTBT. Есть регистры адреса планов, 16-разрядные, все разряды доступны и по записи и по чтению. При байтовой записи по четному адресу записывался младший байт, а старший очищался, при байтовой записи по нечетному адресу наоборот - записываемый байт записывался в старшую часть, а младшая обнулялась.
Еще пример -1801ВП1-065. Сама микросхема сигнал WTBT не обрабатывает. При записи в регистр данных передатчика по нечетному адресу передавался ноль, а если бы MOVB посылал младшую часть, то передавался бы вектор прерывания, который читается из регистра данных передатчика.

[nzeemin]

В общем тест памяти у меня прошёлся и вроде как без ошибок.
При этом на экране должно что-то выводиться -- так что можно заняться экраном.

; Старт машины
; Цикл инициализации портов ввода-вывода
000500	MOV	#000120, R0 
000504	MOV	(R0)+, R1 
000506	MOV	(R0)+, R5 
000510	MOVB	(R1)+, R4 
000512	MOVB	(R1)+, R2 
000514	MOV	R2, (R5) 
000516	SOB	R4, 000512 
000520	TST	(R0) 
000522	BMI	000506
; Начало теста памяти
; R5 = 161206 -- регистр HR3 -- был последний при инициализации
000524	MOV	#011642, R0     ; Адрес начала области в 8 КБ из которой будем брать образцы
000530	MOV	#060000, R1 	; Адрес начала блока HR3
000534	MOV	#160000, SP 	; Адрес стека на границу доступной памяти, выше уже регистры
000540	MOV	(R0), (R1) 	; Помещаем образец в ячейку памяти
000542	ROL	(R1) 
000544	ROL	(R1) 
000546	ROL	(R1) 
000550	ROL	(R1) 
000552	ROL	(R1) 
000554	ROL	(R1) 
000556	ROL	(R1) 
000560	ROL	(R1) 
000562	ROLB	(R1) 
000564	SWAB	(R1) 
000566	SUB	(R0)+, (R1)+ 	; проверяем результат
000570	BNE	000632		; Найдена ошибка памяти?
000572	TST	R1 		; R1 < 0100000 ? т.е. ещё не конец блока HR3?
000574	BPL	000540 		; Тогда продолжаем проверять
000576	SUB	#020000, R0 	; Возвращаем указатель на образцы
000602	SUB	#020000, R1 	; Возвращаем указатель на начало блока HR3
000606	TST	(R5) 
000610	BNE	000616 
000612	CALL	@#007236 
000616	CALL	@#000676 	; Переход к следующему 8 КБ блоку
000622	CMP	#001740, (R5) 
000626	BHIS	000540 		; Продолжаем тест памяти
000630	BR	000734		; Конец теста памяти
; Найдена ошибка памяти по адресу R1
000632

[Titus]

Не, ну как это не описан??? Это контроллер прерываний.

SNDCSR = 161000
PICMR = 161002

Ой, они с названиями в ТО облажались)
На самом деле регистры называются:

piccsr == 161000 // Контроллер прерываний 8259
picmr == 161002

---------- Post added at 03:02 ---------- Previous post was at 01:08 ----------

Уже построил изображение по таблице, что строится подпрограммой по адресу @#007236?

[Titus]

У меня уже экранчик работает:

Скрытый текст

[свернуть]

Можно посмотреть, как компьютер сперва тестит медленно и тщательно первые 256Кб памяти, а потом остальные 4Мб уже по-быстренькому.

А более ничего не написал пока)

p.s.: Никита, подтягивайся ;-)

Скачать ТУТ

[Titus]

Нашел после распаковки ПЗУ интересную строчку)

PC
Window-system