Для просмотра на моей машине 12 гигов не требуется, полагаю, выделение памяти зависит от просмотровщика или графического пакета. У меня iView забирает 700МБ памяти, а остальное кидает в своп, своп находится на SSD, что заметно ускоряет работу. При пользовании ACDSEE или фотошопом возможны коллизии. Но раз уж это такая проблема, то с разрешения автора я могу предоставить файл, ужатый до 17 МБ, правда качество его с оригиналом сравнивал очень бегло. Основную досаду вызывает грязь в нижней части картинки.
ссылка на файл 17 МБ
Последний раз редактировалось MaTocoB; 25.02.2015 в 19:09.
Все материалы, выложенные в моей "подшефной" папке на u.zeptobars.ru (насколько я понимаю и в других папках та же политика), предоставлены по Creative Commons Attribution 3.0 Unported - можно копировать, распространять, модифицировать и свободно использовать в своих проектах.
Сделал эмуляцию прерываний от терминала и процессор успешно прошел тест прерываний и исключений 791404. Обновленная ревизия 1.0d, в архиве новосозданный исходник 404-го теста. Надо сказать что мелких ошибок в самом тесте хватает, но на успешное прохождение самого теста они не влияют (могут проявиться при каких-то отклонениях).
Довольно долго тестирует исключения по недопустимым инструкциям - перебирает диапазоны опкодов. MUL попадает в список перебора, а XOR - нет. Интересно будет прогнать это тест на ВМ1Г.
Осталось проверить захват шины внешним агентом и работу процессора в режиме ведомого шины - пообращаться снаружи к таймеру и регистрам управления.
Следующий этап - сделать модель пригодной для синтеза в FPGA, поскольку сейчас только моделирование.
Последний раз редактировалось Vslav; 04.03.2015 в 01:25.
Оценил основную матрицу микрокода на скорость на реальном FPGA как один из самых медленных компонентов проекта. На самом нескоростном Cyclone III получилось примерно 120МГц, то есть, следует ориентироваться на достижение синтетическим ядром частоты от 100МГц, за это и будем бороться.
Команда RESET (опкод 000005) прикольно так выполняется на ВМ1. Используется внутренний скрытый регистр, сначала устанавливается низкий сигнал INIT, потом в регистр грузится 340 и каждые 5 тактов декрементируется на 2, при достижении 0 сигнал INIT деактивируется и цикл счета повторяется, итого фазы сигнала INIT примерно по 560 тактов, то есть при Fclk=5МГц, длительность INIT составит примерно 100мкс. Период в течение которого процессор не сможет обрабатывать прерывания - порядка 1120 тактов, то есть, командой RESET злоупотреблять не стоит.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)