Цифровая археология: 1801 и все-все-все

[gid]

Хоть и в неправильном направлении движение, зато на мой взгляд единственное возможное. Правила выполнения конструкций верилога всё равно требуют развернуть все вложенные подфункции в одну большущую функцию.
VM1CPPr003.rar вот вариант, который не зависит от начальной фазы ТЧ и по крайней мере работает. Чтение и запись сигналов МПИ перенесено внутрь функции assign_all(), теперь она выполняется гарантированно за 2-3 цикла. Такой финт невозможен в первоначальном варианте.

Во второй версии в V-модель встроен интерфейс конкретного эмулятора МПИ, что требует изменений исходного кода для подключения такой V-модели к другим эмуляторам МПИ.

На данном этапе придётся с этим смириться, чуть позже, когда настанет время делать не поделие на коленке, а более серьёзный код, я найду силы разобраться в вашем адаптере МПИ.

[Patron]

На данном этапе придётся с этим смириться

Претензии к совместимости новой модели оказались преждевременными - её тоже удалось запустить в эмуляторе ДВК без изменений исходного кода.

Быстродействие модели действительно возросло - теперь она всего лишь в 100 раз медленнее абстрактного потактового аналога.

[Patron]

Как выяснилось - V-модель процессора 1801ВМ1 перестаёт реагировать на тактовую частоту, если снятие сигнала RPLY ( событие m_pMPI->rply_n = TRUE ) происходит между eval_p и eval_n.

Установка сигнала RPLY ( событие m_pMPI->rply_n = FALSE ) между eval_p и eval_n к зависанию процессора не приводит.

[Patron]

VM1CPPr003.rar вот вариант, который не зависит от начальной фазы ТЧ и по крайней мере работает.

У этого варианта есть проблемы с прохождением теста 791404. При разных запусках одного и того же файла VM1CPP.exe - тест то проходит, то нет.

Чаще не проходит :

Запуск   Успех
------   -----
  01      нет
  02      да
  03      да
  04      нет
  05      нет
  06      нет
  07      да
  08      нет
  09      нет
  10      нет
  11      да
  12      нет
  13      нет
  14      нет
  15      да
  16      нет

Похоже, проблема в асинхронности QBUS_IRPS::OutputThreadFunc(), что приводит к установке m_bTTY_TXVirq в разные моменты времени при различных запусках программы.

[MiX]

Patron, По моему RPLY это ответный сигнал на сигналы DIN,DOUT. На Вашей осциллограмме видно что RPLY в первый раз совпадает с сигналом DIN, а во второй раз с задержкой на 1 такт. Разве сигналы могут синхронно выставляться?

[Patron]

Похоже, что это общая проблема всех версий. Сейчас скомпилировал первую версию модели и успешный прогон теста 791404 прошёл только после примерно десятка безуспешных запусков VM1CPP.exe.

---------- Post added at 21:05 ---------- Previous post was at 21:03 ----------

На осциллограмме видно, что RPLY в первый раз совпадает с сигналом DIN, а во второй раз с задержкой на 1 такт. Разве сигналы могут синхронно выставляться?

Первый RPLY ( при чтении адреса 177716 ) выставляет сам процессор синхронно с сигналом DIN.

[Advertiser]

[Patron]

Улучшенная версия V-модели: VM1CPP.003a.zip стабильно проходит все тесты и обрабатывает события памяти только один раз в конце такта.

При запуске VM1CPP.exe в память загружается код из файла test.bin и запускается с нулевого адреса.

[Vslav]

Еще семь тысяч ведер воды транзисторов и золотой ключик 1801ВМ2 у нас в кармане . Зелененькое - еще не врисованные в схему ведра транзисторы, беленькое - врисованные. Еще бы Titus победил матрицы 1515ХМ1 и уже можно предметно помечтать о реплике УКНЦ.

ВМ2, хоть и похож на ВМ1, но изрядно "продвинут" - отдельный блок обработки ветвления (не предсказания), регистр-накопитель для деления-умножения (быстрее чем в ВМ1, но все равно микропрограммно), более глубокая и ранняя предвыборка (ВМ1 запускал ее микропрограммно, ВМ2 - аппаратно, добавлено слежение за модификацией инструкций). Еще бы ВМ2 частоту пополам не делил - вообще красота была бы, а так - он 4-х фазный, придется изрядно помучаться, чтобы разогнать до "честных" внутренних 100МГц и сравнить его с ВМ1. Или уже переделывать схему до двух фаз, в 1806ВМ2 вроде это нормально получилось.

Реверсится версия маски 1801ВМ2, которую я называю "Торчок-4" - надпись "ТЧ4" на кристалле имеется, от заводской схемы пока отличий принципиальных нет - добавлен еще один генератор смещения подложки, кое-где вставлены буфера, возможно изменена микропрограмма, но мы этого не узнаем - в исходной схеме матрицы не прорисованы.

[Titus]

Еще бы Titus победил матрицы 1515ХМ1 и уже можно предметно помечтать о реплике УКНЦ.

Обычно у меня зимой время на подобную выкройку, когда скучно и грустно, темно на дворе и снеговики за окном. Кто же летом сидит за подобными вещами? Летом солнце, пляж, огород круглый год)

---------- Post added at 19:41 ---------- Previous post was at 19:38 ----------

Еще бы ВМ2 частоту пополам не делил - вообще красота была бы, а так - он 4-х фазный, придется изрядно помучаться, чтобы разогнать до "честных" внутренних 100МГц и сравнить его с ВМ1. Или уже переделывать схему до двух фаз, в 1806ВМ2 вроде это нормально получилось.

Главное, ничего не изменять относительно оригинала до конца реверса. А уже потом перекраивать для своих мифических применений на частоте 100МГц.

[Vslav]

Обычно у меня зимой время на подобную выкройку, когда скучно и грустно, темно на дворе и снеговики за окном. Кто же летом сидит за подобными вещами? Летом солнце, пляж, огород круглый год)

Угу, осень пришла, ВМ2 сдвинулся
"Всплыл" старый анекдот, стоят трое:
Первый - Я люблю лето!
Второй - А я люблю зиму!
Третий - Идиоты! Нужно любить деньги, тогда можно себе устроить ЛЮБОЕ время года

Главное, ничего не изменять относительно оригинала до конца реверса. А уже потом перекраивать для своих мифических применений на частоте 100МГц.

Угу, начнем с асинхронной модели. Схему добью, потом пусть пока отлежится, надо доразбирать микропрограмму ВМ1 и документацию закончить.