Добавил SignalTap (альтеровский логический анализатор, встраиваемый в ПЛИС-проект) для модулей на реальных процессорах ВМ1А/Г.
Листинг программы:
Код:
273 001576 000167 000006 entry: jmp 1$ ;
274 001602 111111 .word 111111
275 001604 122222 .word 122222
276 001606 133333 .word 133333
277
278 001610 000167 177762 1$: jmp entry
279 001614 144444 .word 144444
280 001616 155555 .word 155555
281 001620 166666 .word 166666
Результаты:
На ВМ1А, нет дополнительных циклов для инструкции jmp addr: 
На ВМ1Г, есть "зомби" циклы - код инструкции jmp перечитывается дважды: 
(Картинки длинные и узкие, после двоеточия, на белом фоне, поэтому в теле поста видно плоховато. Маленькие - .png до 100 килобайт, можно смело тыцать)
- - - Добавлено - - -

Сообщение от
Patron
Если опубликовать необходимые правки в файле VM1CPP\vm1cpu\vm1.cpp )
Поправил, насколько я разбираюсь в модели. Не компилировал, у меня такой новой студии нету (2005 хватает).

Сообщение от
Patron
И что-то там ещё с ВЕ-таймером не хорошо.
Мне .SAV запускать негде пока, у меня сразу первые 8К ОЗУ/ПЗУ, начальное значение загружается из бинарника при прошивке ПЛИС. Если можно - дайте исходник и поясните в каком месте что не нравится.
Update: обновил стартовый пост темы, добавил актуальные ссылки
- - - Добавлено - - -
Ага, там оказывается исходник в архиве.
Пропатчил немного, запустил на реальном процессоре ВМ1Г:
Код:
1801VM1 VE-Timer Test #1
VE-Timer ..OK
177710/000020
177710/000042
177710/000064
177710/000105
177710/000127
177710/000150
177710/000172
177710/000214
177710/000235
177710/000257
177710/000301
177710/000323
VE-Timer ..000
На Wsync:
Код:
1801VM1 VE-Timer Test #1
VE-Timer ..OK
177710/000000
177710/000000
177710/000000
177710/000000
177710/000000
177710/000000
177710/000000
177710/000000
177710/000000
177710/000000
177710/000000
177710/000000
VE-Timer ..000
Program completed.
Косячок-с где-то