ПЛИС и всё что с ними связано

[UA3MQJ]

Как у вас все сложно. Я делаю вот так:



//трех битный буфер
reg [2:0] gate_buff;

always @ (posedge clk50M)
gate_buff <= {gate_buff[1:0],~key0};

//буфферизированное значение
assign GATE_D = (gate_buff == 3'b111);

//положительный фронт
assign GATE_POSEDGE = (gate_buff == 3'b011);

//отрицательный фронт
assign GATE_NEGEDGE = (gate_buff == 3'b110);

Потратится 3 ячейки на кнопку.
зы. ПЛИС вообще лучше программировать в синхронные схемы. В принципе, то же самое можно сделать и схемой. Вход кнопки подаете на вход, какого-нибудь D триггера. На клок - системный клок. С его выхода на еще один такой же триггер. Этого достаточно. Далее логика: если получилось 10 (в первом 1, во втором 0), значит нажали. Получится строб. А подавать кнопки в асинхронные схемы, как и вообще всё асинхронное - не рекомендуется, как бы. Плохо влияет на качество синтеза, плохо анализируется синтезатором, работает в железе не стабильно.

[Advertiser]

[HardWareMan]

зы. ПЛИС вообще лучше программировать в синхронные схемы. В принципе, то же самое можно сделать и схемой. Вход кнопки подаете на вход, какого-нибудь D триггера. На клок - системный клок. С его выхода на еще один такой же триггер. Этого достаточно. Далее логика: если получилось 10 (в первом 1, во втором 0), значит нажали. Получится строб. А подавать кнопки в асинхронные схемы, как и вообще всё асинхронное - не рекомендуется, как бы. Плохо влияет на качество синтеза, плохо анализируется синтезатором, работает в железе не стабильно.

ИЧСХ, сам же предлагаешь комбинаторику мешать с выходом. Да и не даст надежности именно твой пример. Правильное решение для перекидной кнопки (а так же для 2х кнопок ВКЛ-ВЫКЛ) будет немного другим. Сначала перевод в тактовый домен (можно сказать семплирование) посредством все того же, например, трехбитного регистра сдвига. А затем переключение выходного триггера по состоянию (внутри синхронного always блока):
if (gate_buff[2:0] == 3'h0) ClkReg <= 1'b1; else if (gate_buff[2:0] == 3'h7) ClkReg <= 1'b0;
Схема будет похожа на те, что я приводил в разделе про Денди на FPGA.

[LeoN65816]

UA3MQJ, твой код прекрасно ловит и пропускает в систему дребезг контактов, но не устраняет!
"Игра" с длиной сдвигового регистра и частотой сэмплирования не поможет, а наоборот, может привести к тому, что будет пропускаться событие нажатия/отпускания...

зы. ПЛИС вообще лучше программировать в синхронные схемы.

Дык, я уже который раз подчеркиваю, что я всеми конечностями за это. И стараюсь делать именно синхронные схемы. Но в данном случае нужно перекидной кнопкой (переключателем) инкрементировать счетчик (или, допустим, делать шаг чего-то), и, IMHO, только асинхронный RS-триггер в таком включении позволяет гарантированно задавить дребезг...
Я не всезнайка, может я ошибаюсь, может кто-то и подскажет другое решение, гарантирующее подавление дребезга.
А может все же кто-нибудь подскажет, как в схематике назначать аттрибуты...

[HardWareMan]

LeoN65816, встроенным примитивам, вроде, нельзя. Но ты всегда можешь создать свой примитив на верилоге или VHDL и кактус тебе услужливо создаст к нему схемный символ. С нужными атрибутами и прочим блекджеком.

[UA3MQJ]

Ах, у вас перекидная кнопка, вот этот момент я упустил.

ИЧСХ, сам же предлагаешь комбинаторику мешать с выходом. Да и не даст надежности именно твой пример.

А вот не согласен. Выход комбинаторики не обязан быть везде снабжен буфером на выходе. Если только он у вас не является окончательным выходом, не идет наружу.
Входы этой комбинаторики получат информацию синхронно на оба входа, выход этой комбинаторики будет задержан во времени на какой-то t, который однозначно меньше периода клока. Если вдруг не так, то timequest это покажет.
Так что, к следующему такту, в момент считывания результата, данные там уже будут стабильными.
О дальнейшем использовании этого сигнала, я подразумеваю, что он будет использоваться внутри блока always по тому же системному клоку, а не как участник списка чувствительности, проблем не будет. Потому что дальнейшая логика, которую я обычно строю, возьмет этот сигнал, и сигналы от других источников, и по клоку, зайнесет в регистр. Может получиться некий конвеер.
Данное решение я не сам придумал, а нашел, думаю на fpga4fun.com

if (gate_buff[2:0] == 3'h0) ClkReg <= 1'b1; else if (gate_buff[2:0] == 3'h7) ClkReg <= 1'b0;

Я об этом и говорю. Но неизвестно, что дальше будет с этим выходом. Если выход будет использоваться дальше, для входа на последующие стадии логики, которая свой результат так же задвинет в регистр, то регистр ClrReg сможет оказаться выпиленным синтезатором.

Со счетчиками вот есть варианты.
http://www.fpga4fun.com/Debouncer.html
Тут, похоже, как раз мое предложение с двумя d-триггерами, плюс счетчик.
https://eewiki.net/pages/viewpage.action?pageId=4980758

Суть вопроса на самом деле в этом:

А может все же кто-нибудь подскажет, как в схематике назначать аттрибуты...

Потому что синтезатор одинаково выкидывает ненужное из синтеза, как из написанного на Verilog, так и нарисованного схематически. Так что я, пожалуй, пректащу тут умничать.
ps. Но я к чему встрял. Если проектировать в соответствии с требованиями синтеза, то не будет варнингов и практически не будет потребности в том, чтобы задавать параметры синтеза.

[LeoN65816]

IMHO, искусственно созданные (Альтерой) "грабли" и "костыли"...

Ах, у вас перекидная кнопка, вот этот момент я упустил.

Дык, какая разница, перекидная кнопка или две разных?... Важно, что RS-триггер. В MAX7000S есть RS-, а в циклоне только R-... Банальнейшая вещь... Примитив! Ан нет, все через пи-пи-пи....

Со счетчиками вот есть варианты.
http://www.fpga4fun.com/Debouncer.html
Тут, похоже, как раз мое предложение с двумя d-триггерами, плюс счетчик.
https://eewiki.net/pages/viewpage.action?pageId=4980758

Прежде чем сюда постить, первым делом у дядюшки Яндекса спросил, и эти ссылки были у него первыми в "ответах"... И они все же не решают проблему, кнопки то разные (по "качеству" дребезга) бывают...

[HardWareMan]

Важно, что RS-триггер. В MAX7000S есть RS-, а в циклоне только R-... Банальнейшая вещь... Примитив! Ан нет, все через пи-пи-пи....

Это банальная дань моде. MAX7000 и MAX3000 где использовали? Правильно, вперемежку с обычной логикой. Их степень интеграции относительно низка вот и можно запихать обычный RS. А Cyclone, тем более еще и новомодный IV, это уже синхронный дизайн, тут только обычные D триггеры и куча синхронных контролов в LABе. Так что да, дебонс (т.е. подавитель дребезга) делать либо внешним, либо синхронным, как это уже тут приводилось (в том числе и по ссылкам).

[omercury]

Потратится 3 ячейки на кнопку.

"Переплатили"...
Стандартный способ - 2 триггера.

я всеми конечностями за это.

Неужели?
А где синхронизация всех входов с глобал клоком?

Любимая метастабильность.
На хоботе есть подробно.
Если в двух словах, то хотя бы здесь.

[HardWareMan]

omercury, это называется "перевод в рабочий тактовый домен". Для исключения метастабильности все входящие сигналы модуля должны быть синхронизированы с тактовой частотой этого модуля. Впрочем, на хабре ответ более развернутый.