Лешадок помпе: плата расширения для Вектора-06ц

[svofski]

Meanwhile, получилось загрузить пару вещей с SD-карты. Старый эмулятор я сразу стал немного переделывать: взял другое ядро 6502 и клок поднял до 24МГц. Наверное зря, потому что переделки оказались более значительными, чем я ожидал. Внезапно, когда уже начал работать дисковод, я столкнулся с неожиданной проблемой. Оказалось, что при выполнении кода непосредственно из кваза, временные интервалы на чтение имеют значительный разброс с отклонениями в короткую сторону и мой механизм доступа к SDRAM оказался слишком неповоротливым. Не запускался даже mdos20 для чистого кваза без флопа.

Получилось потеснить немного выделение адреса чтения и сократить время формирования запроса к SDRAM на один такт. mdos20 загрузилась и на вид хорошо работает. Увы, другие зависящие от этой особенности программы хоть и стали подавать больше признаков жизни, не работают. Black Ice стал запускаться, например, но рассыпается прямо на глазах.

Что делать пока не знаю. Где-то надо найти еще буквально 1 такт. Момент защелкивания CAS я подбирал по полклока, вряд ли его можно сильно сместить. SDRAM ускорить с 96 до 120 МГц теоретически возможно, но практически может оказаться неподъёмно. Ускорить на некратную частоту может оказаться еще тяжелее. Вот так странно выходит: времени вагон, а байтик прочитать некогда.

В любом случае это интересный аспект работы квазидиска, который оказался совершенно не учтен тестами:

Тест квазидиска http://sensi.org/scalar/ware/619/
Тест квазидиска http://sensi.org/scalar/ware/620/
Тест устройств http://sensi.org/scalar/ware/621/
Тест квазидиска «Дожж» http://sensi.org/scalar/ware/803/

Все говорят, что все прекрасно. Оно и понятно, в случае обычного DRAM такие проблемы просто не возникали.

[Advertiser]

[Syntal]

А у тебя сколько в итоге вышло триггеров по входу сигналов?

[svofski]

Syntal, я не понял вопрос. Уточни-перефразируй?

[Improver]

Оказалось, что при выполнении кода непосредственно из кваза, временные интервалы на чтение имеют значительный разброс с отклонениями в короткую сторону и мой механизм доступа к SDRAM оказался слишком неповоротливым.

Я извиняюсь за запоздалый вопрос, но хотелось бы узнать, по экспериментам, какая может быть максимальная задержка между получением сигналов CAS+ЧТЗУ и выдачей байта в ШД для нормальной работы квази-диска в mdos? В микро или наносекундах...

- - - Добавлено - - -

Кстати, по поводу сигнала ЧТЗУ... В реальном-железном квазидиске этот сигнал заведён только на ПЗУ РЕ3, и если расчехлить её содержимое, то можно заметить, что этот сигнал, точнее его отсутствие, используется только для подтверждения записи в память квази-диска. Т.е. запись осуществляется только при (^ЧТЗУ = 1)&(^WE = 0)&(^CAS = 0), а чтение из квази-диска осуществляется только по сигналу CAS.

[svofski]

Кстати, по поводу сигнала ЧТЗУ... В реальном-железном квазидиске этот сигнал заведён только на ПЗУ РЕ3, и если расчехлить её содержимое, то можно заметить, что этот сигнал, точнее его отсутствие, используется только для подтверждения записи в память квази-диска. Т.е. запись осуществляется только при (^ЧТЗУ = 1)&(^WE = 0)&(^CAS = 0), а чтение из квази-диска осуществляется только по сигналу CAS.

Вот. Это из того же все идет, что в обычном DRAM (ну и SRAM) чтение это просто действие по умолчанию и специальной команды не требует. Лучше бы вообще ЧТЗУ не выводили, только с толку сбивает.

какая может быть максимальная задержка между получением сигналов CAS+ЧТЗУ и выдачей байта в ШД для нормальной работы квази-диска в mdos? В микро или наносекундах...

При случае я посмотрю в SignalTap-е сколько проходит от CAS до данных на ШД. Доверять этим показаниям будет нельзя, но как верхняя оценка типа "даже так можно" сойдет.

Тогда же и фотки.

[Improver]

Вот. Это из того же все идет, что в обычном DRAM (ну и SRAM) чтение это просто действие по умолчанию и специальной команды не требует. Лучше бы вообще ЧТЗУ не выводили, только с толку сбивает.

Может и так, но по какой-то неведомой причине в той же РЕ3 квази-диска отрабатываются ситуации, когда есть и сигнал на запись WE, и сигнал ЧТЗУ, и тогда приоритетным считается ЧТЗУ.

Хм... Заглянул ещё раз в прошивку РЕ3...

Прошивка

Таблица прошивки формирователя сигналов CAS, WE:
       ________________
        00  08  10  18 
       ________________
        FC  FA  F6  FE 
        FE  FE  FE  FE 
        7C  7A  76  6E 
        7E  7E  7E  7E 
        DC  DA  B6  AE 
        FE  FE  FE  FE 
        FC  FA  F6  EE 
        FE  FE  FE  FE
       ________________

[свернуть]

По адресу 18h стоит значение 0FEh, а это значит, что при обращении к четвёртому банку памяти (11b) и при ЧТЗУ=0, WE=0, CAS=0 не будет производится ни запись, ни чтение... Это правильно, или там просто опечатка и по этому адресу должно быть значение 0EEh?

[Improver]

Может и так, но по какой-то неведомой причине в той же РЕ3 квази-диска отрабатываются ситуации, когда есть и сигнал на запись WE, и сигнал ЧТЗУ, и тогда приоритетным считается ЧТЗУ.

Я извиняюсь -- не учёл ещё одну линию с РЕ3, ту, которая идёт на вход ВШ (DCE) микросхемок К589АП26. В случаях с ЧТЗУ=0 и WE=0, а также в случаях с ЧТЗУ=1 и WE=1, туда подаётся единица, т.е. шинные формирователи передают данные с ШД на микросхемы памяти, но записи нет, потому что при этом на память не подаётся сигнал WE. В этих ситуациях, значит, просто ничего не происходит -- ни чтения, ни записи. Собственно, и опечатка в прошивке РЕ3 ни на что не влияла.