Цитата Сообщение от svofski Посмотреть сообщение
Вот. Это из того же все идет, что в обычном DRAM (ну и SRAM) чтение это просто действие по умолчанию и специальной команды не требует. Лучше бы вообще ЧТЗУ не выводили, только с толку сбивает.
Может и так, но по какой-то неведомой причине в той же РЕ3 квази-диска отрабатываются ситуации, когда есть и сигнал на запись WE, и сигнал ЧТЗУ, и тогда приоритетным считается ЧТЗУ.

Хм... Заглянул ещё раз в прошивку РЕ3...

Прошивка

Код:
Таблица прошивки формирователя сигналов CAS, WE:
       ________________
        00  08  10  18 
       ________________
        FC  FA  F6  FE 
        FE  FE  FE  FE 
        7C  7A  76  6E 
        7E  7E  7E  7E 
        DC  DA  B6  AE 
        FE  FE  FE  FE 
        FC  FA  F6  EE 
        FE  FE  FE  FE
       ________________
[свернуть]

По адресу 18h стоит значение 0FEh, а это значит, что при обращении к четвёртому банку памяти (11b) и при ЧТЗУ=0, WE=0, CAS=0 не будет производится ни запись, ни чтение... Это правильно, или там просто опечатка и по этому адресу должно быть значение 0EEh?