Специалист МХ2: реализация в CPLD

[HardWareMan]

А я предлагаю отделить мух от котлет. В первой пусть будет видеоподсистема полностью, как контроллер основного ОЗУ. И она будет полностью автономна от второй, кроме естественных сигналов выборки ОЗУ RAM и дополнительно запись в регистр цвета U1. А вторая - это уже классический дешифратор ресурсов и реализация остальных ресурсов. Он будет так же подключен ко всей шине адреса и к шине данных. И будет вырабатывать все необходимые сигналы для периферии за бортом, в том числе и RAM/U1 для видеоподсистемы. Если дополнительно пробросить еще 2 провода между этими CPLD, то можно передавать начальный адрес экрана и получится режим Ориона, аппаратно при этом ничего менять не надо (кроме клавиатурной части, но в случае с АТМегой ее тоже можно сделать переключаемой на два стандарта). Но это просто как вариант. Да, неудобно раскидывать адреса на обе CPLD, но если они у тебя стоят рядом, я бы между ними сделал шину адреса, а JTAG разнес по углам (чуть ниже ОЗУ, что они обслуживают. Тогда дорожки на одной стороне соединяли бы общие сигнальные пины каждой CPLD просто единой шиной. Магнитофон вернуть на место, у меня много кассет, которые я еще не оцифровал. Иногда, когда формат записи нестандартный (вроде лейки на спеце) проще загрузить его на реале, чем писать анализатор. В общем, я за магнитофон.

- - - Добавлено - - -

Неправильно сделан узел вывода на VGA. Если ты захотел избавиться от 3х транзисторов, то на каждый из аналоговых выходов придется выделить 2 выхода CPLD. И построить простейший R-2R или взвешивающий ЦАП.

[fifan]

В первой пусть будет видеоподсистема полностью, как контроллер основного ОЗУ. И она будет полностью автономна от второй, кроме естественных сигналов выборки ОЗУ RAM и дополнительно запись в регистр цвета U1.

Понятно. Входные сигналы: шина данных и адреса микропроцессора, 40 МГц, выход - шина адреса и данных ОЗУ, шина данных видео ОЗУ цвета.

А вторая - это уже классический дешифратор ресурсов и реализация остальных ресурсов. Он будет так же подключен ко всей шине адреса и к шине данных. И будет вырабатывать все необходимые сигналы для периферии за бортом, в том числе и RAM/U1 для видеоподсистемы.

То же для входа: шина данных и адреса микропроцессора, выход - все сигналы управления устройствами и ОЗУ, ПЗУ, F1, F2.

Если дополнительно пробросить еще 2 провода между этими CPLD, то можно передавать начальный адрес экрана и получится режим Ориона, аппаратно при этом ничего менять не надо (кроме клавиатурной части, но в случае с АТМегой ее тоже можно сделать переключаемой на два стандарта). Но это просто как вариант.

Не совсем понятно.

Да, неудобно раскидывать адреса на обе CPLD, но если они у тебя стоят рядом, я бы между ними сделал шину адреса, а JTAG разнес по углам (чуть ниже ОЗУ, что они обслуживают. Тогда дорожки на одной стороне соединяли бы общие сигнальные пины каждой CPLD просто единой шиной.

Я предполагал, что на вторую плисину нужно будет тоже добавить адреса и данные с микропроцессора. Добавил данные, адреса буду добавлять (А5-А15).

Магнитофон вернуть на место, у меня много кассет, которые я еще не оцифровал. Иногда, когда формат записи нестандартный (вроде лейки на спеце) проще загрузить его на реале, чем писать анализатор. В общем, я за магнитофон.

Есть внимательно присмотрись на схему, расположил пока с обратной стороны платы возле разъёмов джеков, на 3D картинке кроме диодов не видно.

Неправильно сделан узел вывода на VGA. Если ты захотел избавиться от 3х транзисторов, то на каждый из аналоговых выходов придется выделить 2 выхода CPLD. И построить простейший R-2R или взвешивающий ЦАП.

Понял тебя. Реализую.

[HardWareMan]

Тут, короче, при SLC84 реально придется ужать по пинам аппетит. Скорее всего, буфер данных так же придется переложить в порты (от чего вместо сигнала RAM получается сигнал S/C обратного направления). Я думаю так: я сделаю проект максимально под 2х SLC84, под себя. А вы уже можете себе ставить STC100. Там пины переназначите в проекте и всего делов.

[fifan]

Ждёмс. А я пока и на вторую плисину адреса с процессора завёл. Буду пока продолжать заменять SMD кондёры и резисторы на выводные.

[HardWareMan]

Похоже что в случае с SLC84 не получится реализовать 2 автономных узла. Тупо не хватает ног. Придется делать в связке. Тогда предлагаю новый план: первая будет заниматься адресами (и, соответственно, разверткой), а вторая - данными. Главное ОЗУ в таком случае придется расположить между CPLD (адреса с одной стороны и данные с другой), будет несколько связанных сигналов между ними (в основном синхронизация арбитража) и, что более интересно, их можно будет объеденить в цепочку по интерфейсу JTAG. Да, и прошивать за раз.

[fifan]

Я думаю, что тебе тупа не хватает ног при 84-выводной плисине. У меня сейчас на схеме к обоим плисинам подведены и шина данных и шина адреса процессора.
Сейчас с первой выходят: шина адреса и шина данных на основное ОЗУ и видео ОЗУ цвета (у нас одна SRAM), данные на VGA монитор (кстати нужны номиналы на резисторы цвета), сформированные инверсный и прямой сигналы сброса;
Со второй выходят: все управляющие сигналы ОЗУ, ПЗУ, внешними устройствами, а также сигналы F1, F2, сигналы SPI интерфейса и адреса страницы RAM-диска.

[Advertiser]

[HardWareMan]

Я думаю, что тебе тупа не хватает ног при 84-выводной плисине.

Чукча писатель, не читатель?

Похоже что в случае с SLC84 не получится реализовать 2 автономных узла. Тупо не хватает ног. Придется делать в связке.

Далее,

У меня сейчас на схеме к обоим плисинам подведены и шина данных и шина адреса процессора.

Очень рад за тебя, но:

Я думаю так: я сделаю проект максимально под 2х SLC84, под себя. А вы уже можете себе ставить STC100.

[andreil]

Кстати, вопрос по схеме - насколько необходима буферизация сигналов Z80? Мне тут недавно писали, что с пару десятков чипов спокойно тянет по нагрузке напрямую.

[HardWareMan]

andreil, так как в схему можно ставить ВМ80, вопроса о необходимости буферизации не должно возникать.

[andreil]

HardWareMan, Точно, забыл об этом нюансе И ооочень не понимал, зачем в схеме с Z80 сигналы NF1 и NF2