все припаяно намертво и на каждом питании по кондеру блокировчному. Я же говорил чтo
КАЖДУЮ линию от CPLD проверил используя Jtag. Нашел сегодня весию 1.0.2 на VHDL(может что-то не так с Verilog версией - одни гадания) ( Вы выкладывали по моей просьбе давно). Попробую ее собрать и прошить , а то уже тупик: все исправное, по-отдельности работает а вместе нет
В моей макетке для CPLD есть один нюанс: один из 2х пинов VCCINT(5V) (41 и 93) висит в воздухе. Но я прозванивал на парную ножку - они внутри корпуса звонятся накоротко и на ней при включении есть 5В. Второй пин запитан как положено
"Молчащие" А9-А16 разбросаны на разные группы CPLD.





Ответить с цитированием