Цитата Сообщение от solegstar Посмотреть сообщение
легко. в Профи 3+ (версия плат 5.0х) INT сделан так:

почти как у тебя, только тактируется триггер сигналом со счетчика, и он определяет длину INT. на вход D тм2 подается активный INT c нулем. сигнал BL_INT в этот момент в 0 и INT поступает на ЛЛ1 и через неё на проц, как только приходит m1 c iorq, то тригер сбрасывается и сигнал bl_int становится равным 1це, также при приходе DA3 в 1 тригер переключается и инверсный D подается на BL_INT собственно собой блокирует INT через ЛЛ1.
У меня лаконичнее
Олег и по моему она не лишена того же бага, что я описал при DI. какова длительность INT приходящая на (D) ТМ2 ? Или полную схему кинь.
Вспомнился анекдот армян про авто, - сирень видел, - да, вот такой же только белый

Цитата Сообщение от goodboy Посмотреть сообщение
вспомнил/нашёл статью про INT zxreview 96.7/8 стр.98
В этой схеме INT делают по спаду КСИ, в пентагоне это нельзя, нехорошо все будет.
И в это схеме главный баг , INT после разрешения прерывание будет где попало ловится в течении всего кадра.