ОЗУ 4 мб.

[Максагор]

то, как шина данных соединена на микросхемах памяти, не позволит сделать одновременною подачу двух касов, т.к. будет конфликт выходов.

То как сделано формирование касов на схеме АТМ исключает их одновременную подачу - либо идет обращение в нижние 512Кб (сигналом PG5 в классическом случае или 2Мб в случае реализации расширения памяти сигналом PG7) и тогда CAS0 активен, а CAS1 отключен или в верхние 512Кб (2Мб), и тогда все наоборот. CAS0 и CAS1 одновременно могут быть только выключены, если не идет обращение к памяти вообще.

сделать 2мб памяти, из-за оставшегося одного свободного адреса.

Как оставшийся свободный адрес помешал бы конфликту данных, если каким-то чудом (что невозможно) CAS0 и CAS1 оказались бы одновременно активными?

во вторых - сделать один WE.

ЗАЧЕМ??????? WE0 и WE1 выбирает разные линейки памяти. Они одновременно тоже не могут быть активны. В формировании WEx принимает участие сигнал PG2. Таким образом первые 4 страницы (0-3) выбираются из левой линейки, следующие 4 из правой, потом опять из левой итак далее. Если делать ОДИН WE, надо переделывать полностью абсолютно всю схему построения адресов, выборки и так далее - т.е. переделывать пол компа. А зачем это нужно, если и так все работает, причем уже с новыми микросхемами, пусть пока и не на 4Мб?

поменять адреса на мультиплексорах памяти, чтобы была правильная регенерация

Если имеется ввиду, добавить новые сигналы (и сдвинуть как надо существующие) для адресации все 4Мб, то схема этого уже есть, просто на форуме не пролетала заненадобностью - автор ее уже взял в разработку.

ну и соотв. завести доп.биты порта расширения...

Аналогично предыдущему - схема этого (порт, формирующий доп. сигналы PG6 и PG7) уже разработана и проходит стадию PCADа...