Трудно сказать, в модулях памяти не так много сигналов. Если брать минимальную конфигурацию две планки по два чипа, то есть считаем сколько микросхем нагружают сигналы
CASL - 2 микросхемы (на одной планке)
CASH - 2 микросхемы (на второй планке)
RAS - 4 микросхемы (на обоих планках)
WE - 4 микросхемы (на обоих планках)
MA0...MA9 - 4 микросхемы (на обоих планках)
D0..D3 - на двух микросхемах ( по одной микросхеме на каждой планке)
D4..D7 - на двух микросхемах ( по одной микросхеме на каждой планке)
Итого имеем максимальную загруженность сигналов на линиях
RAS - 4 микросхемы (на обоих планках)
WE - 4 микросхемы (на обоих планках)
MA0...MA9 - 4 микросхемы (на обоих планках)





Ответить с цитированием