Еще одна существенная переделка касалась схемы выборки ОЗУ на микросхеме DD6 (К555ЛР4) и DD7.1. Сигнал /CSM, который формируется на выходе DD7.1 имеет активный низкий уровень и сигнализирует об обращении процессора к ОЗУ. Логика его выработки в оригинальной "Орели" следующая.

Сигнал процессора MREQ (в схеме "Орели" - /MQ) - это обращение процессора к памяти. ОЗУ блокируется только при чтении или регенерации (Z80 RFSH) по адресам 0000-3FFF, при условии, что сигнал RC=0 (т.е. теневое ОЗУ выключено). При записи по этим адресам, независимо от сигнала RC, ОЗУ всегда срабатывает, то есть запись в теневое ОЗУ происходит даже тогда, когда оно вроде бы отключено.

------

В LSY логика другая. При включенном ПЗУ (сигнал спецпорта BLKROM=0) и любом обращении по адресам 0000-3FFF ОЗУ должно быть заблокировано. При BLKROM=1 все зависит от сигнала EMUL. При EMUL=0 ОЗУ срабатывает при чтении и при записи (нормальный режим теневого ОЗУ), а при EMUL=1 ОЗУ срабатывает только на чтение. Часть этой логики реализована на схеме расширения, выходной сигнал /CSE.

Минимального количества переделок удается добиться в следующем случае.

Во-первых, нужно отрезать от микросхемы DD13 сигналы RN (выбор банка ПЗУ) и A13. Оба входа подключить к общему проводу. Тем самым микросхема DD13 будет вырабатывать только сигнал /CS1 при обращении к ПЗУ. Все содержимое ПЗУ LSY нужно прошить в одну микросхему 27512 и установить ее на место DS2.

На один из "освободившихся" входов DD6, куда приходят сигналы /CS2, /CS3 и /CS4, вместо одного из этих сигналов нужно подать сигнал /CSE схемы расширения. Также необходимо заблокировать работу второй "половинки" DD6. Как я помню, это сделать сложно из-за того, что дорожки неудачно проходят. Как один из вариантов - можно отрезать выводы 10,11 и 12 от сигнала /RH (Z80 RFSH) и подключить их к общему проводу.

Я сталкивался с ненадежной работой схемы, обусловленной влиянием DD6. ЛР4 - довольно медленная микросхема, и она стоит в длинной цепочке логики, так что необходимые сигналы выборки ОЗУ формируются слишком долго. Помогала замена ЛР4 на КР1533ЛА2 (у них похожая разводка выводов), можно еще предложить заменить DD13 на КР1533ИД7, если раньше там стояла ИД7 555й серии. Либо можно как-то оптимизировать структуру этой части схемы - у меня на тот момент мозгов не хватило все это продумать, а сейчас уже неактуально, так что если кто-то сможет сделать лучше - милости просим

Еще нужно рассмотреть формирование адресов A14 и A15 на ПЗУ 27512. Там тоже требуется логическая схема. Потому что у LSY 4 банка ПЗУ:

0 - Basic128
1 - Basic48
2 - Lsy-Setup
3 - TR-DOS

Логика выбора ПЗУ должна быть следующей:

При сбросе (BLKROM=0, EMUL=0) включается LSY-Setup
При работе с бейсиками и TR-DOS в ПЗУ (BLKROM=0, EMUL=1) включаются бейсики и TR-DOS.

Сведущий читатель сможет сам разработать логическую схему для формирования необходимых A14 и A15 на ПЗУ. Как я делал, уже не помню сейчас. Удалось ли избежать дополнительных корпусов - тоже не помню. Но одну такую схему я собрал точно - для Тимура Портянина. В моей лично "Орельке" не было бейсика-128, поэтому там с ПЗУ все было по-другому.

Прошивку LSY-Setup могу выложить отдельно.

Если есть вопросы - задавайте!