Выбор языка описания электронных схем (Verilog, VHDL и другие)

[AlexG]

Наглядно сказано. Но у SV ширится применяемость.