Sizif-XXS

[kox]

Вот что показывает, если на ногу CE ОЗУ подать высокий уровень. Изображение не статичное, двигается как-бы вверх.

[Advertiser]

[kox]

Хы, запустился. Непропай был там, где меньше всего ожидал- на Z80.
Теперь слот SD карты надо как-то приспособить, не покупать же оригинальный по лошадиному прайсу с алика. Кстати, Esxdos 0.89 в ROM зашит?

[Uzix]

Кстати, Esxdos 0.89 в ROM зашит?

да

лошадиному прайсу с алика.

https://efind.ru/offer/DM3D-SF

[kox]

Еще вопросы к автору: почему турбирование ограничено 7 мегагерцами?14 мегагерц проц не потащит на 3.3вольта?
На бордюре зебра от того, что сигнал данных sd карты и tape in по сути один пин?

[Uzix]

Еще вопросы к автору: почему турбирование ограничено 7 мегагерцами?14 мегагерц проц не потащит на 3.3вольта?

Может и потащит. Нужно этим заниматься, а это требует кучу времени. Не вижу пока в этом большого смысла.

На бордюре зебра от того, что сигнал данных sd карты и tape in по сути один пин?

Не от того, сигнал от SD в коде подмешан в бордюр для индикации работы с SD.

[kox]

Запихал Сизифчика в PS/2 клавиатуру.
Наружу A/V, слот карты, JTAG для программирования, Type C для питания.
Низкий поклон автору за столь миниатюрный клон!

[Stein]

с такими размерами сюда просто просится интерфейс какого нить 7-8 дюймового жк дисплея, этож прикольную портативку можно запилить))

[kox]

Есть такой дисплей, 320*240 с параллельной шиной и очень простым управлением. Когда-то забавлялся с ним. Сейчас, после нескольких лет перерыва нормально так подзабыл verilog, и все не найду времени освежить память. Так что едва ли потяну добавить в авторский проект.

[SerOne]

Как я понял, ревизия "B" от "A" отличается тем, что сигнал цветности формируется сразу на ЦАП, а не отдельной схемой как в первой ревизии? Есть ли отличие в качестве картинки? Прошивка спектрума грузится прямо во флеш FPGA?

[Uzix]

SerOne, да, изначально в ревизии А использовалась другая схема композитного видео. В ERRATA описана доработка до нового варианта - заключается в том, что часть компонентов старой схемы просто не монтируется, а несколько компонентов используется другого номинала. По итогу доработки получается 7-бит R2R ЦАП. В ревизии B используется 8-бит ЦАП, но я не смог уловить разницу от этого дополнительного бита (зато видимую разницу в виде отсутствия вертикальных тёмных полос на однородном белом фоне даёт более качественное питание в ревизии B). Прошивка под ревизию A собрана с учётом необходимости этой доработки. Качество картинки с итоговой схемой на порядок выше чем с изначальной.
Прошивка (jic-файл) грузится в микросхему флеш-памяти EPCS4. В самой FPGA нет флеша.