Добрый вечер коллеги!
Покопавшись на форуме не нашел сабжа.
А он тогда. во времена расцвета был распространен. Продавали Бумашку, РТшку и недостающих, по моему пару корпусов. А иногда, и готовую платку.
Укажите на оную схему?
Благодарю.
Вид для печати
Добрый вечер коллеги!
Покопавшись на форуме не нашел сабжа.
А он тогда. во времена расцвета был распространен. Продавали Бумашку, РТшку и недостающих, по моему пару корпусов. А иногда, и готовую платку.
Укажите на оную схему?
Благодарю.
Может это?:v2_conf3:
Схемку с описанием в первых номерах ZX-РЕВЮ печатали .
Вот - ZX - РЕВЮ 1-12/91 (сборник , можно взять тут - nukpage.narod.ru в pdf c цветными картинками !!!) с.15 расширение памяти Ленинграда48к до 128к (используется ПЗУ 556РТ4...)
Так не в данных дело, вместо этой ПЗУ в гал/атф легко описывается мультиплексор и логика для CAS0/CAS1
Исходя из схемы, как я понял, это расширение методом "бутерброда", т.е. напайка 2-го ряда РУ5. А есть ли реольно рабочая схема, по которой можно память Л-1 расширить с помощью замены линейки ру5 на РУ7(или имп. аналоги)? А то в форуме приводилась схема такой модификации, но при этом, использовалось только 128к из доступных 256к?
Рулёжка второй половинкой мозга у KAY256 и скорпа аналогичные - port 1FFD bit 4 .
Только толку от этого ??? При такой кучи микрух лучше сразу до мегабайта расширить (чтоб гонять образы флопов с винта).
Паршивка для gal/atf. Пины выбрал от фонаря... Тем кто будет переназначать пины и компилировать Wincuplом советую отключать оптимизации, а то оно мне такого наоптимизировало...
А какая проблема передрать схему с KAY256?Цитата:
Сообщение от Alex_NEMO
Монописуально . Port 1FFD bit 4 .
Лучше скажи чего на 256к гонять будешь .
Схема KAY256 приведена в "Радиолюбитель" №10-12 за 1994 год, журнал можно найти на publ.lib.ru , также имеется в этом архивчике: ftp://ftp.untergrund.net/users/AAA/KNIGI/radiozx.rarЦитата:
Сообщение от Alex_NEMO
В принципе присутствует движняк адресных ног с процессора и видеоконтроллера (если сравнивать со схемой "Ленинград") в направлении MA8, это связано с необходимостью регенерации памяти, но оно не сильно хитро. Вообще переделка 48 в 256 это самый простой и логичный способ модернизации 48х, РУ7 (41256) ставятся на место РУ5, первые ножки всей линейки объеденяются в единый сигнал который подается на доработку. Вот правда возникает интересный вопрос можно ли практически всю доработку замутить на ATF16V8 или GAL-аналоге. По ножкам получается, а вот по архитектуре микросхемы спорный вопрос - необходимо после триггера реализовать элементарную комбинаторную операцию.
апну тему немного. Микка - прогресс езть? а то собрал перед нг Ленина. счас думаю расширить его.
Ок. Будем подождать.
альтеру туда. альтеру :)
Alterу не интересно :) слишком легко. смысл ее тулить если на ней сразу весь комп можно собрать ;) тут именно интересен случай PAL.
PAL стоит бакса 2.5 не верю что эта альтера дешевле да и plcc счас уже днем с огнем наверно, одни планары. а пал - DIP.
я сорри но такие вещи проще брать на E-bay. я там и памятью дип32 512к*8бит 5в разжился - и совсем не дорого. и процессоры Z80 . а если брать не 1 PAL а набор из нескольких штук то будет еще дешевле. только надо спрашивать отправят ли к вам перед тем как начать торговаться.
Извиняюсь за тупой вопрос, но как вы их прошиваете?
если вопрос ко мне то у меня есть УСБшный программатор - 24000 поддерживаемых чипов. тоесть шить можно почти все. а если надо только PAL шить - ищи схему GALblast.
А есть тут товарищи, способные внятно научить работать в WinCupl? Имею ввиду не оболочку, а сам язык? Я чуть не застрелился, пока выяснял как сделать обычную защелку... Так и не разобрался. Может есть у кого литература по этому шедевру?
Абель не предлагать, есть существенные различия.
---------- Post added at 20:12 ---------- Previous post was at 20:09 ----------
Дык спору нет, тут мы с тобой солидарны :)
balu_dark,
Спасибо. А этот программатор только GAL шьет, или PAL тоже умеет?Цитата:
а если надо только PAL шить - ищи схему GALblast.
Кроме того сам собой возникает вопрос - а как составить прошивку? Есть ли какой-либо символьный редактор, или нужно какой-то язык программирования изучать?
хм по наивности считаю что щьются они одинаково и отличаются только устройством ячеек. мож конечно я и не прав - надо даташиты покурить будет.
---------- Post added at 22:19 ---------- Previous post was at 22:16 ----------
насколько я понимаю защелку тебе даст сделать только ФПГА но не ПАЛ или ГАЛ. даже если городить защелку на элементарной логике. на этих чипах можно делать все что не требует регистров - устройство у них такое. тоесть всякие дешифраторы декодеры и прочее - милое дело генерятся. а триггеры вроде вообще даже первые ПЛМ не умели делать.
кинь в меня линком в личке на ассемблер паловский и доки.
В турбинах Скорпиона (GAL22V10) стоят триггеры в унутре. И в даташите на галки есть триггеры.
---------- Post added at 22:42 ---------- Previous post was at 22:41 ----------
Нет. технология разная. И для галок/палок нужен выньдос 98, как это ни странно :)
Женя, если есть время/желание найди/качни/посмотри Lattice ISP Lever - это софтина от Lattice, наподобие Альтеровского Квартуса, только есть возможность сделать "прошивку" для PAL/GAL (или как там они у Lattice называются, но они такие же!) в схематике! Я качнул, чуть поковырял, но нужды не было, и я не стал вникать... Можешь на сайте их покопать, там таде какие-то примеры есть именно под PAL/GAL.
Не соглашусь. Судя по картинкам в даташитах палки/галки имеют некоторое количество входов, заведенных на выходы матрицы, в связи с чем в них можно программировать триггеры, но правда в очень малом кол-ве...Цитата:
насколько я понимаю защелку тебе даст сделать только ФПГА но не ПАЛ или ГАЛ. даже если городить защелку на элементарной логике. на этих чипах можно делать все что не требует регистров - устройство у них такое. тоесть всякие дешифраторы декодеры и прочее - милое дело генерятся. а триггеры вроде вообще даже первые ПЛМ не умели делать.
кинь в меня линком в личке на ассемблер паловский и доки.