Не знаю, прошивка CPLD самодельная или использовались источники. Буду отталкиваться от своего модуля PPI и исходников BIOS.

Цитата Сообщение от bigral Посмотреть сообщение
получается после сброса сразу срабатывает slot_enable
Этого не должно быть. После сброса сигнал /SLTEN не активный. Порт A PPI игнорируется. И схема на U8 и U9-1 обеспечивает удержание слота 0 на всех страницах. После первой записи управляющего слова в PPI порт А конфигурируется на вывод и сбрасывается в ноль. А также активируется сигнал /SLTEN. Что разблокирует схему на U8, U9-1 и разрешает работу порта А PPI в качестве регистра слотов.

Цитата Сообщение от bigral Посмотреть сообщение
или надо к 0 было притянуть выводы слотового конфигуратора?
В этом нет необходимости (рассказано выше).