Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Titus]

Странно, что запись в регистр адреса планов быстрее, чем в регистр плана 0.

Что же касается скорости, то моя теория подтверждается.
Записывая в 177012 (регистр плана 0), мы записываем один байт. При этом нам надо еще сделать запись в регистр адреса планов, а это еще 32 такта. Итого, имеем 36+32=66 тактов на байт.
А если мы записываем в память, то получаем 36 тактов на 2 байта, т.е. 18 тактов на байт.
Почувствуйте разницу 18 тактов против 66.

[Alex_K]

Я привел эти данные для того, чтобы показать, что запись в регистр адреса не будет тормозить процессор. Так как она проходит быстрее, чем прямая запись в ОЗУ. При записи в РА контроллер ПП будет делать свои дела, а процессор свои. Здесь у вас тест написан для команды MOV R1,(R0). Команда занимает одно слово и здесь будет работать предвыборка. Это значит, что пока происходит дешифрация команды, уже будет читаться следующая. Уже потом будет запись в РА, но следующая команда уже прочитана и начинается её дешифрация.

[Titus]

Я привел эти данные для того, чтобы показать, что запись в регистр адреса не будет тормозить процессор. Так как она проходит быстрее, чем прямая запись в ОЗУ. При записи в РА контроллер ПП будет делать свои дела, а процессор свои. Здесь у вас тест написан для команды MOV R1,(R0). Команда занимает одно слово и здесь будет работать предвыборка. Это значит, что пока происходит дешифрация команды, уже будет читаться следующая. Уже потом будет запись в РА, но следующая команда уже прочитана и начинается её дешифрация.

Тут надо рассматривать тему, зная точную растактовку ВМ2. Но все равно запись слова экономичнее, чем запись двух байт по одиночке через регистры.
Надо написать простейшие тесты, которые это покажут.

- - - Добавлено - - -

А про предвыборку я и забыл. Тогда понятно, почему запись в регистр плана 0 медленнее, чем запись в регистры октета и адреса планов. У двух последних сразу идет ответ RPLY, а при записи в регистр плана 0, RPLY только в конце записи.

[Alex_K]

Тут надо рассматривать тему, зная точную растактовку ВМ2. Но все равно запись слова экономичнее, чем запись двух байт по одиночке через регистры.

Тут и без тестов ясно, что быстрее. Я просто хотел сказать, что запись в РА не особо будет тормозить процессор, что ваши тесты и показали. Ну и разработчики контроллера ПП в данном случае всё правильно сделали - произошла запись в РА, они отпускают шину и далее всё остальное делает контроллер ПП.

[Titus]

Ну и разработчики контроллера ПП в данном случае всё правильно сделали - произошла запись в РА, они отпускают шину и далее всё остальное делает контроллер ПП.

Эти люди явно знали про конвейер)

- - - Добавлено - - -

Тут надо еще, конечно, учесть, что сам процессор достаточно тормозной по сравнению с контроллером, и даже эти многократные пересылки из памяти в регистры планов, начинают выглядеть незначительными на его фоне.

[Alex_K]

Эти люди явно знали про конвейер)

Это тест так написан, что предвыборка работает на полную катушку. А если команда будет с доступом в ОЗУ, например MOV (R1)+,(R0), либо с нарушением предвыборки - MOV (R1)+,@#177012. Здесь результаты будут уже другими.

- - - Добавлено - - -

Тогда понятно, почему запись в регистр плана 0 медленнее, чем запись в регистры октета и адреса планов. У двух последних сразу идет ответ RPLY, а при записи в регистр плана 0, RPLY только в конце записи.

Для записи планов 1 и 2 контроллер ПП даёт задание видеоконтроллеру, ну и сразу же освобождает шину. А при записи плана 0 он пишет в своё ОЗУ, потому и отвечает RPLY, когда всё закончится.

[Advertiser]

[Titus]

Дополнение к описанию регистров:

Все остальные регистры, а именно:

SYS_CON (177054, регистр управления адресным пространством),
INK_COL (177016, регистр кода цвета точки),
MASK (177026, регистр маски),
PAPER_LOW и PAPER_HIGH (177020, 177022 - регистры кода цвета фона)
Доступны на чтение и на запись, имеют нулевую задержку доступа и не имеют никакого сложного функционала.

PLANE_ADR (177010, регистр адреса планов)
PLANE0_DATA (177012, регистр данных плана 0)
PLANE12_DATA (177014, регистр данных планов 1 и 2)
Доступны на чтение, имеют нулевую задержку доступа.

Раритетные регистры на чтение недоступны, ответа RPLY не будет.

- - - Добавлено - - -

@Titus, Будет время, поправь нумерацию выводов в 120й.
CPU:
DOUTC=>4
DINC=>5
INITC=>9
IAKOC=>8
ARC=>12
RPLYC=>11
PPU:
SYNCP=>30
INITP=>35
DOUTP=>32
A0=>33
A1=>28

Ну и ну, столько ошибок заметил, а то, что не вывел в порт ножку CSP (26) - не заметил)

- - - Добавлено - - -

Зачем нужен выход BS, заведенный на разьем, и устанавливающийся, если адрес выше 0xE000?

[Alex_K]

Дополнение к описанию регистров:
.........................
INC_COL (177018, регистр кода цвета точки),
MASK (177028, регистр маски),

Наверное всё-таки:
INC_COL (177016, регистр кода цвета точки),
MASK (177026, регистр маски),

Система счисления вроде восьмеричная.

Да и как по чтению регистры данных 177012 и 177014?

[Titus]

Наверное всё-таки:
INC_COL (177016, регистр кода цвета точки),
MASK (177026, регистр маски),

Конечно) Уже глаза слипались) Исправил)

- - - Добавлено - - -

Да и как по чтению регистры данных 177012 и 177014?

Добавил.

- - - Добавлено - - -

Зачем нужен выход BS, заведенный на разьем, и устанавливающийся, если адрес выше 0xE000?

Остался неотвеченным вопрос.

[Alex_K]

Зачем нужен выход BS, заведенный на разьем, и устанавливающийся, если адрес выше 0xE000?

Остался неотвеченным вопрос.

Оригинальное название BS7, т.е. Bank Select 7, выбор адресов в диапазоне 0160000-0177777. У нас в МПИ назвали ВУ - внешнее устройство. Сигнал выставляется в фазе выдачи адреса, если обращение идёт к внешнему устройству. Это позволяет на внешнем устройстве сделать дешифратор адреса менее сложным, использовать для дешифрации линии AD12-AD00. Были ещё 18-ти и 22-разрядные шины адреса и ВУ устанавливается при обращении к самым старшим 8К адресного пространства.

- - - Добавлено - - -

Добавил.

А можно ещё две диаграммы подправить и написать отсутствующие в описании фазы сигналов.