Может кто скажет почему сигнал _WR используется только для записи в порт, а для записи в RAM применяется _WE формируемый из _MREQ, _RAS, _H1, _RD, _RFSH . Осциллограммы _WR и _WE одинаковы, только _WE более грязный(иголки). В чём фишка замены _WR на _WE?
Последний раз редактировалось апро; 11.04.2022 в 02:39.
Смысл в том, чтобы увеличить время и положение активного состояния сигнала записи, то есть этого псевдоWR. Если проц выставляет MREQ, то это либо RD, либо WR, либо RFSH. Соответственно, если сделать MREQ=0, RD=1, RFSH=1, то это будет тот же WR, но с немножко другим положением. В ленинградоподобных компах работа с памятью сделана не так, как надо процу, а Т1=ПРОЦ, Т2=ЧТЕНИЕ БАЙТА ПИКСЕЛЕЙ, Т3=ПРОЦ, Т4=ЧТЕНИЕ БАЙТА АТРИБУТОВ. Поэтому используют неRD и неRFSH. Так точно запишутся данные. А WR не меняется на WE, а WE состоит из этих сигналов, чтобы запись происходила лишь тогда, когда можно, а не когда проц захотел.Сообщение от апро
Вот накидал диаграмму. Может кому ещё пригодится.
https://disk.yandex.ru/i/RU1IhYbhBZ8SOA
Последний раз редактировалось Shofer; 02.03.2023 в 14:28.
Shofer, очень даже пригодится!
Если возможно добавить, для полноты картины не хватает информации, когда выставляются адреса: процессором, мультиплексором CPU/дисплей, мультиплексором RAS/CAS.
Кстати наткнулся на похожую диаграмму. Много раз заходил на сайт, но в упор её не видел)))
Сайт всем известен http://sblive.narod.ru/ZX-Spectrum/L...ningrad48k.htm
Она конечно больше для понимания как формируется изображение. Сигналов доступа к памяти на ней нет.
- - - Добавлено - - -
Shofer, заметил небольшую неточность на диаграмме.
WRBUF - сигнал, по которому данные читаются из памяти и пишутся в промежуточный буфер между памятью и CPU.
Чтение происходит по положительному фронту инверсии этого сигнала - /WRBUF
И думаю стоит добавить, что запись в память происходит по отрицательному фронту /CAS (если /WERAM = 0).
Если, конечно, я сам не ошибаюсь?
И, если я правильно понял схему, запись в память происходит только по необходимости (т.е. запросу CPU), а чтение из неё в буфер постоянно. А там уже процессор сам решает, прочитать эти данные из буфера, или нет.
Последний раз редактировалось Rio444; 02.03.2023 в 15:26.
Адрес проц выставляет от начала первого такта, то есть по фронту, а снимает по спаду 3-го такта, то есть адрес стоит на шине 2,5 такта. Это в идеале, в Ленинграде на эти даташитовские такты накладывается своя регуляция сигналом Н1. На моей диаграмме указано, когда доступ имеет проц, когда ВК. Старший/младший переключает неинвертированный RAS. Низкий /RAS защёлкнул в РУшках младший адрес, потом низкий /CAS защёлкнул старшую часть и в этот момент РУшка выбирается, то есть спад /CAS можно считать за CSRAM. В этот момент РУшка выдаёт/принимает данные. Если посмотреть на диаграмму, то как раз в эти моменты активны сигналы записи (WERAM) и чтения (WRBUF, SCR и /Н2).
- - - Добавлено - - -
На самом деле, во-первых, ИР22 работает не по фронту, а по уровню, то есть пока на 11 пине высокий, на выходах тоже самое, а во-вторых, инверсия или неиверсия - на разных схемах по-разному, из-за того, что наверно ИР23 кто-то ставил, либо из-за несинхронности схемы, которую собирали из чего попало, что было под рукой .
- - - Добавлено - - -
Именно так
Rio444(02.03.2023)
Вы абсолютно правы! Это у Прусака в схеме ошибка. У него на ИР22 подаётся инверсный /WRBUF.
Посмотрел схемы из других источников, там всё правильно, WRBUFF.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием