PDP-11 на FPGA

[Hunta]

Насколько помню, были отдельные установщики только программатора на сайте Интел.

Да. Но изначальная цель была установить только драйвера плюс jtagconfig и jtagserver. Так как больше мне на ФИЗИЧЕСКОМ компе ничего не надо - разработка-прошивка-отладка идёт в виртуалки. И вот с таким сценарием пока проблемы. Но я попробую всё таки вытащить только действительно нужные файлы для этого сценария. Как опять соберусь поэкспериментировать

[AlexG]

а если глянуть "внутрь" inf файлов (для драйвера jtag) там насколь помню указывается какие файлы нужны...

[Hunta]

а если глянуть "внутрь" inf файлов (для драйвера jtag) там насколь помню указывается какие файлы нужны...

Речь не про драйвера. Учитывая, что они у них в отдельных каталогах лежат.

[Hunta]

Устал программировать (да и работа опять, после отпуска, началась), вернулся к схемотехнике Пока ничего нового, но пару мыслей обдумываю и пробую

[Hunta]

А потом опять вернулся к программированию, а потом устал от программирования и вернулся к схемотехнике

Была достаточно давняя идея переделать первоначальное декодирование команды, что бы избавится от некоторого количества AND-ов, OR-ов и NOT-ов. В ней что-то от ПЛМ и горизонтального микрокода. Вот ей и занялся. Как ни странно, идея достаточно быстро взлетела до получения рабочих прошивок в DE10, но учитывая количество сигналов, которые хотелось бы формировать по другому.. В общем - двигаюсь потихоньку - каждое изменение сразу проверяется.

Из занятного. Ошибся с командами MTPS/MFPS - но RT загрузилось, а вот на тестах проца вылезли ошибки Помнится, у меня была обратная ситуация - тесты MMU проходили, а VM валил систему

[Hunta]

"ПЛМ"-ка по количеству сигналов постепенно растёт.

Как ни странно, количество используемых LE не сильно увеличилось (меньше процента) и по мере переноса сигналов вроде даже начало постепенно уменьшаться, хотя по сравнению с оригинальным подходм всё ещё немного больше.

Использование "ПЛМ" переделал так, что бы потом можно было менять внутреннюю структуру, не трогая потребителя - так что можно будет поэкспериментировать со структурой. Но это потом, когда все или почти все планируемые сигналы будут туда перенесены - а пока в процессе.

[Advertiser]

[Hunta]

Формирование основных сигналов (те, которые были явно выделены) перетащил в "ПЛМ", теперь смотрю, какие ещё есть часто используемые, не выделенные, зависящие только от кода команды, что бы тоже туда-сюда
Использование ЛЕ опять подскочило, но пока по прежнему меньше процента..

[Hunta]

Продолжаю развлекаться с переносом формирования сигналов в "ПЛМ". Как ни странно - помогло так же в понимании некоторых нюансов кода и в нахождении повторов в использованных комбинациях сигналов.

Развлечение продолжается

[Hunta]

Продолжил распиливание монолита процессора. Ну и поскольку это дело монотонное.. А ещё и проверки идут и правки кода и таблицы "PLM"... Иногда отвлекаюсь

Сегодня вечером опять всплыла эта мысль (изначально зароненная одним тестом от PDP-11/44) и я решил попробовать её всё таки реализовать Нуу... Первый подход к снаряду, скорее как концепт, чем законченное решение. То есть это не полноценная кнопка - Выключить и Включить, а скорей - вызвать прерывание по вектору 24

Упомянутый тест от PDP-11/44:

HX 2.2  XXDP  Cold boot..



BOOTING UP XXDP-XM EXTENDED MONITOR


XXDP-XM EXTENDED MONITOR - XXDP V2.5
REVISION: F0
BOOTED FROM HX0
124KW OF MEMORY
UNIBUS SYSTEM

RESTART ADDRESS: 152000
TYPE "H" FOR HELP !

.R KKAC??
KKACC0.BIC

CKKACC0 11/44 POWER FAIL

BOOT ENABLE SWITCH MUST BE OFF
   256-K WORDS OF MEMORY EXIST
RANDOM CHARACTER(S) (INCLUDING FORM FEED) MAY PRINT ON POWER CYCLING.
MANUALLY INTERRUPT THE POWER AFTER EACH TEST #

1 ██2 ██3 ██4 ██5 ██6 ██7 ██10 ██11 ██
END PASS #     1██
1 ██2 ██3 ██4 ██5 ██6 ██7 ██10 ██11 ██
END PASS #     2██
1 ██2 ██

TESTNO    ERRPC   EXP.SP1      REC.SP1
     2  002356██   001074██      001100██


TESTNO    ERRPC   EXP.PSW      REC.PSW
     2  002420██   000341██      000004██


TESTNO    ERRPC   EXP.ADD      REC.ADD
     2  002462██   002322██      002272██
3 ██4 ██5 ██6 ██7 ██10 ██11 ██
END PASS #     3██
1 ██2 ██3 ██4 ██5 ██6 ██7 ██

После вывода очередного числа с двумя квадратиками - тест ожидает выключения и включения питания. Что и было "проделано"

И (почти) произвольно взятый тест - у DEC частенько в тесты зашита обработка power fail

HX 2.2  XXDP  Cold boot..



BOOTING UP XXDP-XM EXTENDED MONITOR


XXDP-XM EXTENDED MONITOR - XXDP V2.5
REVISION: F0
BOOTED FROM HX0
124KW OF MEMORY
UNIBUS SYSTEM

RESTART ADDRESS: 152000
TYPE "H" FOR HELP !

.R GKAA??
GKAAA0.BIC
END OF DGKAA
END OF DGKAA
END OF DGKAA
END OF DGKAA
END OF DGKAA

POWER FAILURE
END OF DGKAA
END OF DGKAA
END OF DGKAA
END OF DGKAA
END OF DGKAA

Из недоработанного - power fail и halt mode. Поскольку halt mode - весьма специфический режим. Да, он похож на режим пульта в LSI-11, F-11 и J-11 (может, где то ещё), но есть и отличия. Ну и поскольку батарейного питания у DE-10 для памяти нет, да и не заливал я прошивку FPGA во флэш (то есть при включении всё равно ничего не заработает) - решил, что "отказ питания" - это тоже будет вылет в монитор halt mode. Ну а "восстановление питания" в halt mode - это выход в обычный режим через вектор 24 - то есть примерно так же, как и включение питания на реальном PDP-11. Тут нужна поддержка как со стороны "железа", так и прошивку halt mode доделать. Заодно реализую и возможность не только просмотра содержимого АП процессора, но и изменения. Если руки дойдут А ещё и работу с физическими и виртуальными адресами. Может быть

Ещё из недоработок - восстановление питания не делает "аппаратный" сброс.

А, да, где то на прошлой недели было официальное переименование - теперь мой проект - PDP-11X Хотя в нём ещё прилично кода от PDP-2011

- - - Добавлено - - -

Вот реакция ещё одного теста

HX 2.2  XXDP  Cold boot..



BOOTING UP XXDP-XM EXTENDED MONITOR


XXDP-XM EXTENDED MONITOR - XXDP V2.5
REVISION: F0
BOOTED FROM HX0
124KW OF MEMORY
UNIBUS SYSTEM

RESTART ADDRESS: 152000
TYPE "H" FOR HELP !

.R KFPA??
KFPAC0.BIC

CKFPAC0 FP11F FLTG PNT PRT A

END PASS #     1  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     2  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     3  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     4  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     5  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     6  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     7  TOTAL ERRORS SINCE LAST REPORT      0

POWER FAILURE. PROGRAM RESTARTING.

END PASS #     1  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     2  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     3  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     4  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     5  TOTAL ERRORS SINCE LAST REPORT      0

END PASS #     6  TOTAL ERRORS SINCE LAST REPORT      0

- - - Добавлено - - -

Поддержку со стороны Halt Mode допилил - теперь можно просто жать кнопку "Питание" - если в Halt Mode - возьмет содержимое 24-ого вектора обычного режима и перейдёт (с reset-ом) по нему в обычный режим, если не в HaltMode - прерывание по 24-ому вектору (но тут пока без reset-а). Так что из недороботок пока (может, чего ещё придумаю) только отсутствие reset-а при обработке выхода из power fail в обычном режиме. И тут надо подумать...

[Hunta]

Пока ничего нового - продолжаю распил основного монолита. Он всё меньше. Попутно анализ и сокращение кода.

Завис на обработке неверного кода из диапазона FPP - там проблема в том, что 1) прерывание пойдёт не через вектор 4 и 2) прерывания от FPP можно запретить и это коснётся не только, в принципе понятных, прерываний типа деления на ноль, переполнения и т.п., но и прерываний по неверному коду. То есть в реальных PDP-11 основной проц отправляет заявку в FPP часть просто по маске 17xxxxx и ни сном ни духом - правильный код али нет..

Слегка поднадоело для запуска тестов сначала грузить XXDP, а потом уже тесты, появилась мысль (пока только мысль) добавить в HALT режим загрузку-запуск тестов непосредственно с дисков с ФС XXDP или RT-11.

Ещё из мыслей - упростить анализ-визуализацию микроопераций, а то не всегда с ходу понятно, где же оно брякнулось. Но тут пока нет определённости в подходе. Хочется примерно как кнопка S (step), но по микрошагам, но вот получится ли.. Или вариант с переключением на тактовую в 1 ГЦ на время выполнения одной команды по S (визуализация на дисплей сделана уже давнооооо).

В общем, как обычно - хотелки появляются, но скорость и порядок реализации..

- - - Добавлено - - -

Размер прошивки halt mode - чуть больше 5.5 кб. Интересно - уместится ли в 8 с поддержкой запуска тестов напрямую