IPVC - графический контроллер для ZX-BUS

[IanPo]

Схема прилагается. Сразу предупреждаю, что схема рисовалась после изготовления платы, могут быть неточности. Но схема - не главное, все содержится в прошивке.

БК-0010, если сделать чтение, то ОЗУ будет как обычное. Память 512К=128 страниц по 4 К. Страница отображается в окно 0..4095 байт.
Номер страницы задается в регистре. Регистры отображаются на адреса 8704+.
Все области памяти равноценны, можно хранить в любом месте, можно выводить на экран из любого места.

Valen, программные задержки не для синхронизации, это Спек ждет окончания выполнения команды GPU, после чего последний снова станет доступен для записи. Одна точка рисуется со скоростью 25 МГц, отсюда рассчитывается кол-во тактов ожидания Z80 и кол-во циклов ожидания.

[Advertiser]

[Valen]

программные задержки не для синхронизации, это Спек ждет окончания выполнения команды GPU, после чего последний снова станет доступен для записи.

Это понятно.
Всё таки, обычный опрос бита GPU_BUSY был бы здесь более удобным.
Но это уже чтение из карты.

. И звуковой процессор тоже хочется(что-то типа GS, NeoGS).

А влезет GS в текущую FPGA, вместе с графической частью ?


Я так понимаю, не проблема будет написать отдельную прошивку, с перехватом спековского экрана и выводом его через видео-карту.