Тогда при чем сдесь CAS? Это ты хочешь ИР1 оставить?Ну ее на...Сообщение от HardWareMan
Тогда при чем сдесь CAS? Это ты хочешь ИР1 оставить?Ну ее на...
Это если менять с минимальной доработкой. Если ее убрать, то будет еще проще.
Судя по тому, что существует ZX Spectrum на ATMega (+ внешнее ОЗУ) и не только ZX Spectrum, то можно и весь РК86 туда засунуть.
У РК86 процессор попроще, скорость поменьше.
Последний раз редактировалось vinxru; 15.08.2012 в 15:56.
kovdry, в схеме, которую ты поместил в #1 ошибка.Ты на CS статики завел А15, но это половина дела.А15 надо совместить со схемой начального запуска.При сбросе у тебя получится, что на ШД одновременно подключено ОЗУ и ПЗУ.
Действительно, глюк. Хорошо что обнаружилось на этапе проектирования и микросхемка не спалилась.
---------- Post added at 16:05 ---------- Previous post was at 16:01 ----------
Большое спасибо Vladimir_S, что заметил, я со всеми этими преготовлениями детально схему не анализировал.
Вот для этого, народ, я и выложил схему на обсуждение.
Теперь буду думать как этот глюк устранить минимальными затратами.
Это просто.Незадейстованную 6 ногу ТМ2 и А15 или через 2ИЛИ или с тем же успехом через ИСКЛЮЧАЮЩЕЕ ИЛИ.
---------- Post added at 17:09 ---------- Previous post was at 17:08 ----------
Тем более, что один элемент ЛП5 освободился.
---------- Post added at 17:10 ---------- Previous post was at 17:09 ----------
А инверсию делать будешь?
2И то как раз все и кончились
А ИСКЛЮЧАЮЩЕЕ ИЛИ тут не совсем катит...
хотя, вариант с ИСКЛЮЧАЮЩИМ ИЛИ надо проанализировать
Наоборот по логике работы подходит идеально.
Посмотрел как это реализовано в аналогичном клоне с ОЗУ UM61512
http://i049.radikal.ru/1206/eb/746a1d6386f7.gif
Там стоит вентель ИСКЛЮЧАЮЩЕЕ ИЛИ инверсного выхода триггера начального старта 6 DD13 и линии А15. Если начальный триггер сброшен, то адреса ОЗУ отображаются не на нижних, а на верхних 32 кб адресного пространства. Это устраняет конфликт с ПЗУ. Конфликта с УВВ в старших адресах так же не возникает, поскольку дешифратор адреса заблокирован и ни одно УВВ при сброшенном начальном триггере не выбирается. Вроде все хорошо.
Непонятно только что будет если сигнал сброса поступит в момент когда процессор выполняет цикл шины с УВВ на чтение? Но думаю ничего серьезного. Логически: безразлично чем закончится этот цикл, поскольку наступает состояние сброса, физически: даже если будет конфликт по выходам, длится он будет не долго и возникает редко. Так что вероятность сбоя при таком включени очень близка к нулю.
Значит ставлю запасной вентель ИСКЛЮЧАЮЩЕЕ ИЛИ !
Хотя не изящно как то получилось, но не ставить же для этого лишнюю ЛЛ-ку?
Тут я выяснил, что не только не внимательно составляю схемы, но так же плохо читаю чужие.
Впредь постараюсь быть повнимательнее, а то при монтаже могут быть потери среди уважаемых советских жуков.
Еще раз спасибо тебе, Vladimir_S!
Так эту схему рисовал я.
---------- Post added at 12:29 ---------- Previous post was at 12:25 ----------
А по моему наоборот, пока на 6 ноге ТМ2 стоит 1, на выходе ЛП5 инверсное значение А15. Когда на 6 ноге ТМ2 установится 0 выход ЛП5 будет повторять А15.Что и требуется.
---------- Post added at 12:45 ---------- Previous post was at 12:29 ----------
1 на CS ОЗУ переводит выходы ОЗУ в высокоимпедансное состояние.Проще говоря - отключает.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
