Цитата Сообщение от Anykey Посмотреть сообщение
Изучаю схему, возник вопрос:
SRAM подключена - сигнал WR\ и сигнал CS\
т.е. MD0-7 постоянно работают на выход, кроме
когда WR\=0, запись происходит по фроту WR\
и FPGA должна переключиться на ввод после перехода
WR\ из 0 в 1. Не происходит ли в это момент конфликт?
когда SRAM начинает выдавать данные, а FPGA еще не переключилась на
ввод?
А точно сигнал WR/ именно к SRAM подключен?
Я лично не уверен в этом.

---------- Post added at 10:42 ---------- Previous post was at 10:41 ----------

Цитата Сообщение от Anykey Посмотреть сообщение
Зефир спаял! Че нибудь зашить бы в него.
Конфигурация флекса на карте должна быть?
Конфигурация флекса находится в ПЗУ.
На данный момент я разбираюсь с SD интерфейсом. Потом выложу прошивку ПЗУ. Ну и без прошивки меги, особо не поработаешь с компом - там ведь клава.