Цифровая археология: 1801 и все-все-все

**Vslav** · 23.11.2015, 13:29

Сообщение от hobot

вот больше интересует что там с ВМ2 в планах? И с УК-НЦ связано что нибудь, хотя бы отчасти?

В совсем ближайших планах ВМ1 закончить - документацию дописать, собрать многопроцессорную конфигурацию на плате 2xВМ1 и какой-то рабочий проект на FPGA. Оно все модульно делается, по типу SoC, многие модули можно будет с небольшими переделками или вообще без них использовать повторно. Например, сейчас пишется универсальный контроллер SDRAM с отдельным опциональным видеопортом (всегда хотел разобраться и изобрести этот велосипед

), по готовности можно будет собрать МС1201.01 буквально за один вечер, собственно оно уже почти есть, только памяти пока маловато - 32К на внутренних блоках ПЛИС . Еще пример - модуль ВП1-128 тоже много для чего пригодиться сможет - для MY и для того же УКНЦ.

Если помечтать что дальше - ВМ2 будет смоделирован с достаточно большой вероятностью. Насчет УКНЦ - надо БМК разобрать, ВП1-055 готова, ВП1-120 в стадии схемы, ХМ1 - две сфотографировано, для одной из них Titus рисует потихоньку схему, оставшиеся две ХМ1/ХМ2 не совсем удачно открыты, думаю или открывать еще или фотографировать то что есть. Поэтому я думаю что МС1201.02 быстрее появится, там все готово будет.

Если уж совсем далеко заглядывать, то наверное буду ковырять 1811ВМ1/ВТ1, это попроще чем 1801ВМ3 и имеет практически те же самые возможности. И это полностью "кошерный" PDP-11/23.

Сообщение от hobot

И есть ли шанс на новоделах, старые сохранить разъёмы для классических контроллеров ?

Дык, это от нас же зависит, если захотим - то можно сделать и реплику в корпус УКНЦ, в том числе поставив разъемы под старые контроллеры. Но какие там контроллеры? НГМД? Лучше его иметь "на борту" и 34-контактный разъем под дисковод. Сетевой и HDD? То же самое. Пока мне больше всего из имеющихся готовых плат нравится Бустер, там есть разъемы под флопы, под CF и расширения (под МПИ который), "правильный" аналоговый/цифровой видеовыход на хрюнтеле. Когда разрабатывали, я просил туда добавить еще последовательные порты, но не срослось, увы. А какая это будет модель - это же от прошивки ПЛИС зависит, можно и БК и разные ДВК и УКНЦ, лишь бы ресурсов хватило.

**hobot** · 23.11.2015, 13:52

Сообщение от Vslav

это же от прошивки ПЛИС зависит

выбор нужной в стартовом меню! они же по объёму (по сегодняшним меркам) крошечные.

повтор почти по теме

нужна аппаратная возможность установки BSD-подобных систем иначе не серьёзно, но и терять библиотеку игр от БКашки(10-й) и RT-11 (5.7С) софт и компиляторы нельзя!!! ))) Это надо в ТЗ иметь как пункт-условие - нужны все четыре "несовместимые" видео - БКашечное, УК-НЦшное, КГД и КЦГД ))) А там уже на макс. частотах,
надо что то "глайдо-подобное" прикручивать, для глайд-демо и граф.оболочки для пользователей "хорошо забытое не есть совсем уж не годное! ;-) Как такую ЭВМ обозвал бы разработчик? При условии отношения к PDP-семейству сверх-современному?

[свернуть]

**Patron** · 23.11.2015, 14:22

Сообщение от Vslav

В совсем ближайших планах ВМ1 закончить - документацию дописать.

При тестировании V-модели ВМ1 выяснилось, что у всех версий этого процессора есть свой мега-глюк, активирующийся командами байтовой пересылки PC в другие регистры ( например - MOVB PC,R0 ). При этом, если следующая команда тоже глюкогенная - процессор зацикливается на непрерывной выборке и выполнении этой команды, если следующая команда регистровая - она выполняется дважды, а если не регистровая - она выполняется один раз, но в специальном "режиме мега-глюка".

Владельцы реальных процессоров 1801ВМ1 ( как и исследователи V-модели ) могут развлечься выполнением следующих тестовых фрагментов:

Код:

	MovB	PC, R0
	MovB	PC, R1
	Halt

Код:

	Clr	R0
	MovB	PC, R1
	Inc	R0

Код:

	Clr	R0
	MovB	PC, R1
	Mov	#5200, R1
	Tst	R0

Код:

	. = 0
	MovB	PC, R1
	Jmp	@#1$
1$:
	Halt
	. = 136
	Wait

**Vslav** · 23.11.2015, 14:55

Сообщение от hobot

выбор нужной в стартовом меню! они же по объёму (по сегодняшним меркам) крошечные.

Это относительно несложно сделать в платах с процессором, типа Speccy-2010 или новый Aeon. Правда последний еще не выпущен.
Впрочем, для начала надо хотя бы одну конфигурацию заиметь

Сообщение от hobot

нужны все четыре "несовместимые" видео - БКашечное, УК-НЦшное, КГД и КЦГД ))) А там уже на макс. частотах,

Если четыре независимых конфигурации четырех упомянутых машин - то почему бы и нет.

- - - Добавлено - - -

Сообщение от Patron

При тестировании V-модели ВМ1 выяснилось, что у всех версий этого процессора есть свой мега-глюк

Быстренько прогнал на Async и Qsync первый пример, оно зациклилось, то есть глюк присуствует, осталось выяснить это глюк исходной модели или реального процессора.

**hobot** · 23.11.2015, 17:17

Сообщение от Patron

MovB PC, R0 MovB PC, R1 Halt

В одном из эмуляторов БК11М благополучно вылетает в пульт )

В другом Trap-пится )

**gid** · 24.11.2015, 10:00

Сообщение от Vslav

Быстренько прогнал на Async и Qsync первый пример, оно зациклилось, то есть глюк присутствует, осталось выяснить это глюк исходной модели или реального процессора.

Видимо таки это глюк реального процессора. Там http://bk0010.org/forum/?id=3799#25082 anonymous проверил на реальной БК10, результаты получаются как указано Patronом.
Хорошо, что мне никогда не приходило в голову использовать movb PC,Rn такое и не определишь сразу, почему прога не так, как задумано работает. А с T-битом, при пошаговой отладке глюк проявляется? У меня есть подозрение, что не должен.
У меня в ближайшее время нет возможности самому экспериментировать не только на реальном железе, но и на программных моделях.

**Advertiser** · 24.11.2015, 10:00

**AFZ** · 25.11.2015, 11:58

Сообщение от gid

Видимо таки это глюк реального процессора. Там http://bk0010.org/forum/?id=3799#25082 anonymous проверил на реальной БК10, результаты получаются как указано Patronом.
Хорошо, что мне никогда не приходило в голову использовать movb PC,Rn

И неудивительно, что не приходило, ибо такая команда, хоть и входит в список легальных, на фиг никому не нужна. Практического смысла в младшем байте счетчика команд, да еще и расширенном знаковым разрядом, и в микроскоп не разглядишь.

Надо будет попробовать, как заведу свою 1201.01, но пока нет времени.

**Vslav** · 27.11.2015, 02:30

Сообщение от Patron

...
CPP-модель процессора 1801ВМ1Г показывает, что реализация в ВМ1 команды MUL имеет интересную особенность - признак нулевого значения устанавливается без учёта 15-го бита результата ( и для 16-разрядного, и для 32-разрядного результата ). Например, если умножить 128 на 256, то результат получится ненулевой, но бит Z в PSW установится.

Проверил умножение #128. на #256.:
- на реальном процессоре ВМ1Г флаг Z не устанавливается
- на модели Wsync флаг Z устанавливается
Вывод - где-то есть неточность, надо разбирать в подробностях микропрограмму умножения.

**Patron** · 27.11.2015, 11:57

...

Возможно, есть смысл проверить на реальном процессоре все зомби-циклы, вызываемые микропрограммой. Самое любопытное - новые уникальные зомби-циклы процессора 1801ВМ1г, появившиеся в командах JMP и JSR.

Например - так выглядят циклы шины при выполнении команды JMP 1000 на процессоре 1801ВМ1а :

Код:

   000110 [000002]      JMP   001000                  ;        001000 ->   PC

-------------------------------------------------
 C        B S D D W R B I I D D S I H E A D I S S
 L   AD   S Y I O T P S R A M M A N A V C C R L L
 C        Y N N U B L 7 Q K R G C I L N L L 3 1 2
-------------------------------------------------
 0 000110 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000167 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000167 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000167 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
-------------------------------------------------
 C        B S D D W R B I I D D S I H E A D I S S
 L   AD   S Y I O T P S R A M M A N A V C C R L L
 C        Y N N U B L 7 Q K R G C I L N L L 3 1 2
-------------------------------------------------
 0 000112 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000664 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000664 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000664 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


   001000 [000002]      MOV   #4096., SP              ; 001002:010000 ->   R6  :000000

-------------------------------------------------
 C        B S D D W R B I I D D S I H E A D I S S
 L   AD   S Y I O T P S R A M M A N A V C C R L L
 C        Y N N U B L 7 Q K R G C I L N L L 3 1 2
-------------------------------------------------
 0 001000 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 012706 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 012706 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 012706 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
-------------------------------------------------
 C        B S D D W R B I I D D S I H E A D I S S
 L   AD   S Y I O T P S R A M M A N A V C C R L L
 C        Y N N U B L 7 Q K R G C I L N L L 3 1 2
-------------------------------------------------
 0 001002 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

А так - на процессоре 1801ВМ1г :

Код:

   000110 [000002]      JMP   001000                  ;        001000 ->   PC

-------------------------------------------------
 C        B S D D W R B I I D D S I H E A D I S S
 L   AD   S Y I O T P S R A M M A N A V C C R L L
 C        Y N N U B L 7 Q K R G C I L N L L 3 1 2
-------------------------------------------------
 0 000110 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000167 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000167 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000167 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
-------------------------------------------------
 C        B S D D W R B I I D D S I H E A D I S S
 L   AD   S Y I O T P S R A M M A N A V C C R L L
 C        Y N N U B L 7 Q K R G C I L N L L 3 1 2
-------------------------------------------------
 0 000112 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000664 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000664 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000664 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
-------------------------------------------------
 C        B S D D W R B I I D D S I H E A D I S S
 L   AD   S Y I O T P S R A M M A N A V C C R L L
 C        Y N N U B L 7 Q K R G C I L N L L 3 1 2
-------------------------------------------------
 0 001000 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 012706 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 012706 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 012706 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0


   001000 [000002]      MOV   #4096., SP              ; 001002:010000 ->   R6  :000000

-------------------------------------------------
 C        B S D D W R B I I D D S I H E A D I S S
 L   AD   S Y I O T P S R A M M A N A V C C R L L
 C        Y N N U B L 7 Q K R G C I L N L L 3 1 2
-------------------------------------------------
 0 001000 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 012706 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 012706 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 012706 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
-------------------------------------------------
 C        B S D D W R B I I D D S I H E A D I S S
 L   AD   S Y I O T P S R A M M A N A V C C R L L
 C        Y N N U B L 7 Q K R G C I L N L L 3 1 2
-------------------------------------------------
 0 001002 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
 0 000000 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

**Vslav** · 27.11.2015, 21:19

Версия 1.4b

- в модели Async добавлена поддержка версии микрокода 1801ВМ1Г
- улучшены тесты, сделан цикл, вывод на сегментный индикатор
- модифицирована логика запоминания флагов NZVC, для команды MUL флаги вычислялись неверно,
микрокод формировал в финале выполнения инструкции строб au_pstbx записи флагов с выхода ALU.
В оригинальном процессоре флаги перезаписывались в следующем такте верным значением

Добавил в Async версию с умножением (там не было ВМ1Г), оказалось что эта модель работает верно, то есть - это не ошибка собственно реверса. Модели Qsync/Wsync фиксировали флаги по результатам ALU немножно по другому стробу, более раннему. Этот строб имеет меньший приоритет чем строб записи флагов напрямую с выхода шины АЛУ (типа как в команде mtps). Микрокод команды умножения вырабатывает этот строб (хотя он не нужен), и флаги записываются с шины а не по результату. В оригинальном процессоре и в модели Async значение флагов записывается в следующем такте по другому стробу и все нормально, в моделях Wsync/Qsync по более раннему стробу и перезаписи не происходило. Откорректировал код, погонял тесты 401/404 на ВМ1А/ВМ1Г, вроде ничего не поломалось, флаги после умножения работают верно. На прерывание таймера сделал тумблер, а то мешают выполнению тестов.

PS: Чтобы исправить V-модель на С++ изменения в vm1_qbus.v искать по слову rollback, там ниже новые присваивания psw[0] и psw[3:1]

ZXPRESS •	ZXART •
ZXTUNES •	ZX Spectrum Old Demos •
Virtual TR-DOS •	World of Spectrum •

User Tag List

Тема: Цифровая археология: 1801 и все-все-все

Опции темы

Отображение

повтор почти по теме

Информация о теме

Пользователи, просматривающие эту тему

Похожие темы

Цифровая археология: тайна кристалла 1801ВП1-030

Микросхемы МПК 580,1801,1810 и другие...

ЦИФРОВАЯ МУЗЫКА НА ZX

Учебный стенд УМПК-1801

Цифровая музыка от Вадима Ермеева

Метки этой темы

Ваши права