Еще один Орион на ПЛИС

[LeoN65816]

Ещё и переключение тактовой 2.5/5/10 сделал с возможностью софтварного доступа, если регистр на это дело поставить (0 - 2.5МГц, 1 - 5МГц, 2/3 - 10МГц). Вот фрагмент именно с формированием тактов, выполнено и проверено сегодня.

andreil, тебе уже HardWareMan говорил про синхронность. Все выходные сигналы управления внешними модулями/блоками, включая и сигнала такта проца и nCAS для DRAM, должны быть регистровыми, и должны быть синхронными от одного клока (заведомо большей частоты), и никаких латчей, только флипфлопы! Синхронность - залог устойчивой работы логики на больших частотах. У тебя же все на комбинаторике, это ох!"№;%:?*ые задержки и иголки/глитчи. Даже F[0..3] на 7490 у тебя каскадирован...

Что мало меняется: вертикальный скроллинг ускорится примерно на 20%-30% при символах 8х8 и примерно вдвое для символов 8х16. Ну, как говорится - и то хлеб.

Можно сделать как в Векторе-06Ц: поставить отдельный регистр вертикального смещения. Номер текущей/отображаемой строки и содержимое регистра суммируются по модулю 256 и далее результат используется в адресации видеопамяти. В ПЛИСке реализуется элементарно, на рассыпухе, конечно, пожирнее выйдет...

[Advertiser]

[andreil]

andreil, тебе уже HardWareMan говорил про синхронность. Все выходные сигналы управления внешними модулями/блоками, включая и сигнала такта проца и nCAS для DRAM, должны быть регистровыми, и должны быть синхронными от одного клока (заведомо большей частоты), и никаких латчей, только флипфлопы! Синхронность - залог устойчивой работы логики на больших частотах. У тебя же все на комбинаторике, это ох!"№;%:?*ые задержки и иголки/глитчи. Даже F[0..3] на 7490 у тебя каскадирован...

По F[0..3] - схема из ДШ, счётчик до 10-и, стандартней некуда.
По синхронности - та схема уже переделана очень сильно, асинхронные только синхронизация и тактирование (в котором единовременно отрабатывает только одна ветвь).
И где Вы увидели латчи? только если на участке RAM-VIDEO по данным, где это вообще параллельно А все сигналы вообще-то на флип-флопах идут, смотрите схему.
по nCAS - у меня он используется для других целей. У меня всё на статике и это единственное использование этого сигнала.

И не надо так агриться - я же писал, что учусь подобной разработке, а не являюсь гуру. И просил давать советы, а не ругать в духе "ты плохой, не делай так".

- - - Добавлено - - -

Как видите деталей совсем немного и смакетировать это можно за пару вечеров. А текстовый режим, даже такой несуразный, что занимает 16 кб, намного быстрее, чем графический. Проблема только в том, что я не уверен, что ОЗУ будет регенерироваться. Кто-нибудь может высказаться на этот счет?

Проблема в том, что я моделирую с целью создать "на рассыпухе".
И пока что делаю минимальный вариант, по-сути. Как будет стабильно работать в виде схемы, так и начну дальше "допиливать".

[LeoN65816]

По F[0..3] - схема из ДШ, счётчик до 10-и, стандартней некуда.

Сравни с 74168, разницу чувствуешь? Если нет, то вот подсказка - синхронность!

И где Вы увидели латчи?

А ты сам повнимательнее-то посмотри на свою же схему, неужели не видишь? Еще подсказка - асинхронные сброс/установка - это тоже латчи.

И не надо так агриться - я же писал, что учусь подобной разработке, а не являюсь гуру.

Что значит "агриться"? Никогда не слышал такое слово... Открою большой секрет - я сам только-только начал учиться создавать правильные (читай - синхронные) дизайны (проектов) и далеко-о-о-о не гуру...

И просил давать советы,

Именно советы ты и получил, ...

а не ругать в духе "ты плохой, не делай так".

... и нафантазировал...

[andreil]

Сравни с 74168, разницу чувствуешь? Если нет, то вот подсказка - синхронность!

7490 работает БЕЗ сброса, поэтому он полностью синхроннен.

А ты сам повнимательнее-то посмотри на свою же схему, неужели не видишь? Еще подсказка - асинхронные сброс/установка - это тоже латчи.

Вообще-то у 74163 сброс полностью синхроннен - происходит по положительному фронту. А начало импульса сброса идёт в предыдущем такте. Смотрим ДШ - и видим "FULLU SYNCHRONOUS COUNTERS".

... и нафантазировал...

Единственное, что я увидел, высказывание "у тебя не синхронная схема, бла-бла, а надо синхронная". А как это исправить, даже ни намёка...

- - - Добавлено - - -

Ожидал, что сразу кто-то скажет, что ОЗУ точно не будет регенерироваться и предложит простейшее решение проблемы. Но, по-видимому, среди фанатов ОРИОНА грамотных аппаратчиков совсем не осталось.

Повторюсь ещё раз - память SRAM, регенерации не требует! На каждой странице точно 1 упоминание об этом было...

- - - Добавлено - - -

Итак, сейчас думаю к FPGA подключить реальную память для организации адекватных буферов и прочего.
Присмотрел в "шаговой доступности" микросхему AS7C4098A-12JIN - 256K×16, что позволяет получить сразу 512Кб одним корпусом. С видео будет работать на полную ширину, а с процессором - по половинкам, есть входы разрешений для младшего/старшего байтов.
Думаю заодно заказать и недостающие корпуса мелкой логики для реализации макетки...

[LeoN65816]

7490 работает БЕЗ сброса, поэтому он полностью синхроннен.

Мда-а-а... "Красный" (сброс) и "прямоугольный" (синхронность) - это разные вещи.
7490 - это делитель-на-2 и асинхронный делитель-на-5. Ты по типовой схеме асинхронно каскадируешь делитель-на-2 к асинхронному делителю-на-5 и получаешь (как бы дважды) асинхронный делитель-на-10.

Вообще-то у 74163 сброс полностью синхроннен

Причем тут 74163, если я тебе о 74168 говорил?

Единственное, что я увидел, высказывание "у тебя не синхронная схема, бла-бла, а надо синхронная". А как это исправить, даже ни намёка...

Дык, не просто намёк, а конкретный совет про использование 74168 вместо 7490 тебе был дан. И это только малая часть асинхронности твоего проекта.

Слышащий - да услышит!

[andreil]

Причем тут 74163, если я тебе о 74168 говорил?

Только вот 168-ая есть только 40-ой серии, с частотой до 3МГц. А тут тактирование на 25МГц.

[Vslav]

Только вот 168-ая есть только 40-ой серии, с частотой до 3МГц. А тут тактирование на 25МГц.

30МГц: http://www.onsemi.com/pub/Collateral/SN74LS168-D.PDF