Лешадок помпе: плата расширения для Вектора-06ц

[svofski]

omercury, спасибо за апдейт. А то я уже думал, что я совсем спятил с этим квасидиском. Кто бы мне стер всю базу уже.

У меня сейчас успешный захват CAS получается вот так, и никак иначе:

reg [2:0] samp_cas_n;		wire negedge_cas_n = {samp_cas_n,VU_CAS_N} == 4'b1100;

В этом случае с BRAM картинка на моем тесте железная и без СигналТапа (может быть в других случаях все плохо, но все же положительный сдвиг). Пытаюсь добиться схожего эффекта с SDRAM-ом, это требует допила контроллера под специфические нужды и тоже легко не дается.

Тогда надо ещё один регистр, использовать внешний вход в комбинаторике, на мой взгляд, неправильно. Возможно, SignalTap тебе неявно регистр добавляет.

Но все же, кроме общего рукоплескания по поводу внешних сигналов из иных миров, чем это ужасно? Я ими не тактирую ничего, лишний клок не протолкнется. А вся риторика по поводу задержек имеет смысл только если сравнивать с другими сигналами, я же ловлю сигнал только относительно самого себя. Задержки относительно чего? Реальная проблема это звон, то есть длительный период метастабильности, который может быть усугубляется входными буферами без ТШ. К сожалению у меня нету инструмента, которым я мог бы померить настоящий звон. Мой осциллограф скорее просто скушает его своей пробой и я ничего не увижу. Кстати на будущее для версии два, подыскать буфера с ТШ, если такие бывают.

(Кстати из какого-то вайтпейпера вспоминаю картинку, где результат выхода синхронизатора XOR-ится с прямым входом и, если на выходе XOR 1, это сигнал ошибки синхронизатора.)

[Advertiser]

[b2m]

Но все же, кроме общего рукоплескания по поводу внешних сигналов из иных миров, чем это ужасно?

Имеем:
1. сигнал из другого клокового домена
2. прошедший через комбинаторику
3. на высоких частотах
Получаем:
1. метастабильность
2. метастабильность с задержкой, возможно ещё и более длительную
3. метастабильность с большой (в процентном отношении) задержкой, возможно ... ну ты уже прочёл.

Первый бит, где мы ждём 1, чаще всего стабильная 1. Второй бит, где мы ждём 0, часто попадает на период метастабильности. И тут зависит от того, на начало или на конец мы попали. Если на конец, то третий бит (который суть входной сигнал) будет стабильным нулём и всё будет в шоколаде. А вот если мы попали на начало метастабильности, то выходной с комбинаторики сигнал с очень большой вероятностью (учитывая пункт 3), тоже будет метастабильным. На следующем клоке в первом бите уже не 1, так что переход ты не поймал.

У меня сейчас успешный захват CAS получается вот так, и никак иначе:

Я думаю, если в этом 4-х битном сигнале первые два бита складывать по ИЛИ, а последние 2 по И, и только потом сравнивать, то будет ещё стабильнее. Но всё равно рекомендую VU_CAS_N захватывать в регистр (если задержка на 1 клок не такая критичная).