Альтернативный форм-фактор для УКНЦ + расширение.

[MM]

никаких КЗ не будет.

Если строго выбирать адреса устройств в корзине и смирится со ~100 нс. дополнительной задержкой - то да.
Но зачем раздувать Э3, если можно не раздувать, и не особо теряя в деньгах при этом, при применении АП7 ?

Есть и еще один момент - БМК имеют выход с 3-мя состояниями, и если делать "как положено", сектор Э3 УКНЦ с ядром БМК тоже надо бы отделить буферами от ЦП, например по типу МС1201.02...

[svinka]

буферами от ЦП, например по типу МС1201.02...

выпаять бы их. и позамыкать что надо. Должно работать.

- - - Добавлено - - -

и смирится со ~100 нс. дополнительной задержкой

не знаю таких цифровых микросхем ТТЛ

[MacBuster]

Т.е. предпологаласть алтернатива БК для домашних пользователей?

Чёрт знает. Достоверных данных нет, но в старой редакции тех.документации осталось упоминание модели УКНЦ с одним разъемом для модулей и с заметно меньшими размерами.

[randomizer]

Вся линейка 1801-й и 1806-й серии использует для записи байтов аппаратную сепарацию на стороне блоков ОЗУ.

Добавил в схему модуля СОЗУ аппаратную сепарацию.

[MM]

не знаю таких цифровых микросхем ТТЛ

Это надо добавлять на RC - цепочке.
Т.е. детектируется приход сигналов RPLY+DIN от корзинки, включается реверс АП6 и только спустя ~100 нс выставляется RPLY ЦП - за это время должен точно успокоиться звон на плате ядра УКНЦ.
Если используются 1531АП6 И ядро УКНЦ выполнено хотя бы на 4СПП - можно сократить тормоза и до ~50 нс.

выпаять бы их. и позамыкать что надо. Должно работать

Это когда МС1201.02 на монтажном столе. А когда тянет 8-слотовую корзинку - 4-е трапы посыплются как из канализации ...
ТУ и нормативы на сигналы в корзинке не с потолка списаны.

- - - Добавлено - - -

Добавил

1. Задержка RPLY для современных БИС СОЗУ излишняя, тайминг -35 нс на 100% достаточен даже для 1806ВМ2-7 мгц ( полтакта).
2. Выборка СОЗУ не потверждается наличием сигнала SYNC = 0в.

[svinka]

Это когда МС1201.02 на монтажном столе. А когда тянет 8-слотовую корзинку

причем тут усилители внутренней шины для внешней корзинки???

- - - Добавлено - - -

Добавил в схему модуля СОЗУ аппаратную сепарацию.

Для защелок адреса используйте ИР22 (74''373) или ИР33 (74''573). Или бюджетные КР580ИР82/ИР83 (i8282/83) /* при ИР83 инверсия на шине адреса для ОЗУ нам по-барабасу. а работает чуть быстрее Ж-)) */

Все остальные 8-ми разрядные D-регистры (ИР23 ИР27 ИР35 ИР37) тут работают не так как разработчики шины задумали. И вносят лишнюю задержку

В качестве контроллера используйте микросхему КР588ВГ2 и не парьтесь. Хотя она тоже внутри не очень правильно устроена. И электрически не ТТЛ совместимая, но работать будет.

А на какую емкость делаем модуль SRAM??? 4Кб? 56Кб? 60Кб?

[Advertiser]

[randomizer]

Для защелок адреса используйте ИР22 (74''373) или ИР33 (74''573). Или бюджетные КР580ИР82/ИР83 (i8282/83) /* при ИР83 инверсия на шине адреса для ОЗУ нам по-барабасу. а работает чуть быстрее Ж-)) */

Так ведь и задержка по-барабасу, времени между появлением сигнала SYNC и выставлением данных на шину процессором предостаточно.

А на какую емкость делаем модуль SRAM??? 4Кб? 56Кб? 60Кб?

Хороший вопрос. Изначально хотел добавить 7КБ.
Но раз RT-11 будет использовть 4КБ из этих семи в адресах 160000-167777, то подумываю организовать переключение страниц.
Т.е. через диапазон адресов 170000-176777 будет отображаться фиксировнный диапазон памяти, а в диапазоне 160000-167777 можно будет переключать страницы.
И тогда можно будет использовать окно 160000-167777 в своих целях. Возможно потребуется заменить обработчик прерывания от таймера, а может и ещё какие, чтобы учесть отсутсвие временное отсутсвие резидента RT-11 в верхних адресах.

- - - Добавлено - - -

Можно даже сделать блиттер, мы например записываем в регистры адреса источника, назначения и размер блока для копирования. И после этого запускается копирование блока памяти из СОЗУ в ОЗУ ЦП (и наоборот) через DMA доступ. Думаю будет порядочное ускорение, ведь копирование будт идти без предварительной выборки команды копирования, как это происходит если задействован ЦП, т.е. процесс будет идти с предельной для системы скоростью.
Но это пожалуй идея на будущее. А пока стоит остановиться на модуле СОЗУ с переключением страниц. А насчёт объёма, я планировал использовать 2 чипа по 64Кбайта с выборкой 12нс. 128Кб выглядят достаточным объёмом.

- - - Добавлено - - -

2. Выборка СОЗУ не потверждается наличием сигнала SYNC = 0в.

Ага, это я так понимаю чтобы модуль ненароком не ответил при безадресном чтении, этот момент я упустил

- - - Добавлено - - -

В качестве контроллера используйте микросхему КР588ВГ2

Чего то не попадается мне описание КР588ВГ2, только технические характеристики. Наверное оно доступно только в печатных справочниках или журналах...
Первый вопрос который возникает насчёт неё, достаточно ли она быстрая? Что пересекается с ответом:

1. Задержка RPLY для современных БИС СОЗУ излишняя, тайминг -35 нс на 100% достаточен даже для 1806ВМ2-7 мгц ( полтакта).

[MM]

причем тут усилители внутренней шины для внешней корзинки???

Дело в емкости трекинга и входов ИС - т.к. 1801ВМ2 имеет слабенькие выходы, на слаботочной внутренней МПИ появятся чрезмерные завалы фронтов и чудовищный звон. Пример - БК0010-01 под клаву МС7008 - она не разгоняется исключительно из-за звона МПИ. При установке конденсаторов от линий МПИ на общий порядка 47 пф ( примерно 20-25 шт. ) разгон вполне возможен.
Это касательно работы самой МС1201.02. А в корзинке дела хуже в разы, особенно 8/9 слотовой - она сама по себе некоаксиальная, звон там охрененный.

Для понимания проблемы звона МПИ следует рассматривать частоты не транзакций ( 1....1.5 млн в 1 сек ), а частоты фронтов сигналов и стабильность их фаз по отношению к соседним проволокам МПИ, т.е. переводя это в частотный спектр, необходимо обеспечить прохождение частот порядка 15 мгц ( фронты 75 нс ), и не менее 10 мгц в самом плохом случае, с мерами подавления звона в дочерних платах.

Как подавлять звон в дочерних платах ?
Меры :
1. Сигнал SYNC пропускать через RC-цепочку, с постоянной времени в границах 5...15 нс, для получения задержки его прихода на защелки адреса дочерней платы.
2. Сигналы АД00....А21 и BS7/SEL подключить к общему через конденсаторы 10...20 пф, все конденсаторы должны быть одинаковыми и расположены примерно в одном месте. Это следует делать уже после буферов на дочерней плате.
3. На плате процессора ДВК предусматривать расширенные тайминги для адресной секции МПИ, т.е. не присоединять вход AR напрямую к выходу SYNC в 1801ВМ2. Желательно задерживать сигнал SYNC от выхода ВМ2 до поступления на МПИ на порядка 100 нс, а для полной корзинки - и на 200 нс, с удержанием адреса на линиях МПИ в момент задержки сигнала SYNC. Так же следует предусмотреть аппаратное удержание адреса на линиях МПИ после выставления сигнала МПИ SYNC, не менее, чем на 50 нс, а для полной корзинки - до 100 нс.
4. Проработать линию общего в корзинке - из расчета множителя х5 относительно статического потребления дочерних плат, при наибольшей просадке в этот момент ( транзакции МПИ ) не более 0.3 вольт ( на всей линии общего ). Например, в ДВК типовая корзинка потребляет 10 а., а линию общего следует проектировать для тока от 50 а.

[randomizer]

Все остальные 8-ми разрядные D-регистры (ИР23 ИР27 ИР35 ИР37) тут работают не так как разработчики шины задумали. И вносят лишнюю задержку

Т.е. если возникнет необходимость их использовать, то потребуется как то развязать и с шиной? В совмещённом КНГЖМД используются ИР23 и усилители АП6.
Для переключения страниц, в схему потребуется добавить регистр для хранения номера страницы, и по идее он должен быть со сбросом, чтобы реагировать на сигнал INIT

[AFZ]

Или бюджетные КР580ИР82/ИР83 (i8282/83)

Не рекомендую. ИР82 и ИР83 кипяченые, как чайник. 74ALS373 aka 1533ИР22 гораздо лучше. А еще лучше 74HC373.

Кстати, тут уже не раз упоминают самопал на тему 1201.02, так вот, сочинил бы кто-нибудь адекватную замену для ВП1-013 из расчета на статическую память, с минимально возможным временем ожидания...