Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Vslav]

Подумал что на физическую разделяемую 16-bit SDRAM надо отображение доступа делать кластерами:

+00 cpu word @ 000000
+02 ppu word @ 000000
+04 cpu word @ 000002
+06 empty
+10 cpu word @ 000004
+12 ppu word @ 000002
+14 ppu word @ 000006
+16 empty

Тогда адреса обращений со стороны CPU и PPU просто мапятся сдвигом и инициализацией младших бит, а видеоконтроллер за 8-тактовый пакет сможет вытащить 32 пикселя. И еще есть плюс - PPU можно будеть дать 16-битный доступ в ускоренной версии.

[nzeemin]

Я думаю, @Vslav будет делать на структурном описании, так как у него уже есть многое на верилоге. А я хочу сделать на поведенческом описании, где понятна логика, как у тебя в схемах. И чтобы можно было его изменить для дальнейшего усовершенствования УКНЦ, если потребуется.

Ynicky, поддерживаю - "но два раза это два раза". В том смысле что две разных реализации УКНЦ в FPGA это даже лучше.
Скажите, а вы на какую отладочную плату ориентируетесь? или пока всё чисто лабораторные эксперименты?

- - - Updated - - -

Полистал я описание УКНЦ и понял почему ее до сих пор в FPGA нету.

Я-то думал, это потому что реверса не было, и потому что УКНЦ вообще мало кому была интересна до недавнего времени.

[Ynicky]

Ynicky, поддерживаю - "но два раза это два раза". В том смысле что две разных реализации УКНЦ в FPGA это даже лучше.
Скажите, а вы на какую отладочную плату ориентируетесь? или пока всё чисто лабораторные эксперименты?

У меня две платы. Одна Марсоход 3 с FPGA MAX10 10M50SAE144C8GES. Другая с ALI с Циклоном IV EP4CE40F23C8N. Пока ОЗУ не подключил, поэтому не знаю хватит ли объема внутренней памяти, но на обоих платах есть внешняя SDRAM, которой точно хватит.

[Vslav]

Я-то думал, это потому что реверса не было

1801ВМ2 появился уже больше года как, а саму УКНЦ в первом приближении можно накодить по документации (да и ВМ2 можно). Потом уже допилить до точного соответствия по реверсу 1515.

[Alex_K]

а саму УКНЦ в первом приближении можно накодить по документации

Ну тогда точно работать не будет.

[Vslav]

Ну тогда точно работать не будет.

Работать будет, но не точно То есть - не в полном соответствии с оригиналом.

[Alex_K]

Работать будет, но не точно То есть - не в полном соответствии с оригиналом.

Сперва не будет, а после устранения проблем уже не в полном соответствии с оригиналом.

[Vslav]

Одна Марсоход 3 с FPGA MAX10 10M50SAE144C8GES

Там 182 блока M9K. Для УКНЦ надо 192, поэтому:

есть внешняя SDRAM, которой точно хватит.

Обдумыванием контроллера которой для построения УКНЦ надо и заняться.

[xolod]

ПЗУ от прототипа УКНЦ Тут.

[nzeemin]

Там 182 блока M9K. Для УКНЦ надо 192, поэтому:

Обдумыванием контроллера которой для построения УКНЦ надо и заняться.

Vslav, вопрос, а возможностей девайсов MiST / MiSTer (DE10-Nano + платы расширений) для УКНЦ хватит?
Бонусом тут идёт поддержка набора уже готовых ядер для домашних компьютеров и игровых консолей.
https://github.com/MiSTer-devel/Main_MiSTer/wiki