Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Vslav]

Вот смотри, например, триггер, который управляет противофазной парой IRSTB_SRC, и /IRSTB_SRC, вполне себе может встать в третье состояние

Если уж совсем не повезет, то будет оба низких на выходах, и состояние IR_STB и CLR_CEND просто нее изменится. Две единицы на выходе не бывает, иначе на T17408/17409 мы увидели бы сквозной ток. Но это ты взял совсем сложный кусочек, таких там немного. Это можно обработать только при помощи моделирования, глядя на диаграмму соотношение сигналов становится понятным.



И все сигналы привязаны к изменению фаз, то есть, грубо можно выделить четыре события в периоде - фронты и срезы F1 и F2, и все изменения привязать к ним, временем распространения можно пренебречь, понятно, что в реальном процессоре тактовая частота такая, что все успевает. Главная сложность тут в том, что сигнал может распространяться через латч и нужно отловить все латчи на одной фазе в цепочке и откорректировать распространение для флип-флопов, иначе сигнал запоздает на такт(ы). Такие косяки часто вылавливались по общему фейлу теста или по изменению числа тактов на весь тест. Все тесты T40x на асинхронной модели и синхронной выполняются одинаковое количество тактов. Ну и когда применили модель в реальной системе и попытались запустить 055-ую прошивку повылазила пара проблем, связанных с пультовым режимом, который T40x не проверяет основательно. Поэтому буду делать еще проект ДВК и буду гонять ПЗУ и грузить RT-11 для более полного покрытия. И то это не гарантия, а просто верификация.

[Alex_K]

Ну и когда применили модель в реальной системе и попытались запустить 055-ую прошивку повылазила пара проблем, связанных с пультовым режимом, который T40x не проверяет основательно.

А хотелось бы узнать, что это за проблемы?

Ну и пользуясь случаем, хотел бы узнать, что делает в 1801ВМ2 в HALT-режиме команда с кодом 030. По описанию, она должна исполняться также, как и команда с кодом 020, т.е. читать безадресный регистр. Но в 1801ВМ2 судя по всему допустили ошибку в микрокоде. В 1806ВМ2 эту ошибку убрали, и 030 исполняется также, как и 020.

[Vslav]

А хотелось бы узнать, что это за проблемы?

#2005
#2007
#2021
Fix: vm2: cumulative fix reported by forth32

[Titus]

Но это ты взял совсем сложный кусочек, таких там немного. Это можно обработать только при помощи моделирования, глядя на диаграмму соотношение сигналов становится понятным.

Но у тебя нет диаграммы, где внезапно стал активен сигнал RESET)

Кстати, что означает транзистор, у которого сток и исток закорочены? Остается вместо него какой-нибудь паразитный диод? Или что? Обычно такие тут стоят в мощных каскадах.

[Vslav]

Но у тебя нет диаграммы, где внезапно стал активен сигнал RESET)

Внезапно там ничего не бывает, даже входной DCLO "внезапно" синхронизирован с тактовой частотой.

Кстати, что означает транзистор, у которого сток и исток закорочены?

Конденсатор, вторая обкладка - изолированный затвор.

Обычно такие тут стоят в мощных каскадах.

Ускоряющий конденсатор, обычно для генерации вольт-добавки - помогает импульсно увеличить напряжение на затворе следующего транзистора для ускорения переключения. Емкость-то затвора мощного транзистора большая, пока там через обычный depletion load натечет.

[Titus]

Внезапно там ничего не бывает, даже входной DCLO "внезапно" синхронизирован с тактовой частотой.

Понятно, что там все синхронизированно с F1 и F2 )

- - - Добавлено - - -

Конденсатор, вторая обкладка - изолированный затвор.

А какое сопротивление закрытого транзистора (по сути резистора), стоящего в роли этого самого depletion load?

[Vslav]

А какое сопротивление закрытого транзистора (по сути резистора), стоящего в роли этого самого depletion load?

- он не закрытый, он в насыщении
- это нелинейный элемент, то есть - отнюдь не резистор
- поэтому о сопротивлении говорить не приходится, правильно - ток насыщения
- конкретное значение тока зависит от технологии - линейных размеров, степени и типа легирования и прочее

[Titus]

Если уж совсем не повезет, то будет оба низких на выходах, и состояние IR_STB и CLR_CEND просто нее изменится.

CLR_CEND не изменится, т.к. там стоит обычный RS-триггер.
А вот с IR_STB гораздо интереснее. Это не RS-триггер.
Если IRSTB_SRC и /IRSTB_SRC в нуле, то выходные каскады некоторое время удержат информацию на затворах 17426, 17442, 17473 (для верхнего плеча), пока не разрядятся, а потом на IR_STB появится единица, и на /IR_STB тоже будет единица.
Другой вопрос, что конечно, за несколько тактов они не разрядятся, но все равно как-то не айс)

[Ynicky]

Не могу совлалать с записью в раритетные регистры. Выход H61.2 имеет пички и диаграмма RARE REG AUTOMAT не соответствует рисунку.

[Titus]

Не могу совлалать с записью в раритетные регистры. Выход H61.2 имеет пички и диаграмма RARE REG AUTOMAT не соответствует рисунку.

Поподробнее.