Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Titus]

То, что ты порисовал свои элементы вместо БФЯ, уже потенциальный источник ошибок (и абстракция другая и нет автоматической машинной трансляции), но приходится пользоваться тем что есть ...

Мои элементы - это четкая копия БФЯ, просто собрано в блоки (регистры и прочее), и оптимизировано. Без какого-либо изменения логики.

[Vslav]

Мои элементы - это четкая копия БФЯ, просто собрано в блоки (регистры и прочее), и оптимизировано. Без какого-либо изменения логики.

Это не так. Ты нарисовал "как ты видишь" 4 (четыре (sic!) схемы), а теперь ты спрашиваешь "где рабочая УКНЦ на FPGA?" и "A какие проблемы с асинхронными схемами на ПЛИС?" Потому что дальше одного шага ты не видел и никого не слушал.

Скажи, ты хорошо понимаешь мои слова "автоматическая генерация HDL по схеме"? Ты хорошо осознаешь, что я могу взять любую пикадовскую схему 1801ВП1, за одну минуту получить нетлист, за вторую минуту получить верилог этой микросхемы, а на третью минуту увидеть все диаграммы в модельсиме, причем с задержками вносимыми реальной микросхемой? При этом нет никакой отсебятины, группирования, ручного перерисовывания и прочего, плюс имеем сквозной контроль с топологией. @Ynicky сейчас просто пишет ХМ-ки практически заново опираясь на сомнительные эталоны. Были бы схемы нарисованы с БФЯ - сомнительность эталонов была бы значительно ниже и получены были бы они мгновенно по готовности схемы.

[Titus]

Были бы схемы нарисованы с БФЯ - сомнительность эталонов была бы значительно ниже и получены были бы они мгновенно по готовности схемы.

Вообще-то у меня для каждой ХМ-ки есть и оригинальные БФЯ-схемы. Единственное отличие - это триггеры сразу нарисованы триггерами. Но тоже без отсебятины.

- - - Добавлено - - -

А вот как раз где можно насовать отсебятины - это переписывая асинхронную модель на синхронную.
Я еще не уверен, что твой синхронный ВМ2 соответствует оригиналу ;-) Может даже поймаю это на тестах, если будет модель УКНЦ на ФПГА с твоей синхронной моделью ВМ2.

[Vslav]

Вообще-то у меня для каждой ХМ-ки есть и оригинальные БФЯ-схемы. Единственное отличие - это триггеры сразу нарисованы триггерами. Но тоже без отсебятины.

Так чего же не выложил?

- - - Добавлено - - -

А вот как раз где можно насовать отсебятины - это переписывая асинхронную модель на синхронную.

Конечно можно. Но - отсебятина отсебятине рознь. Твоя отсебятина - волюнтаристкая, а моя вынужденная - потому что нет другого способа запустить процессор на современных ПЛИС.
Вот чтобы минимизировать вероятность ошибки процесс и построен пошагово - есть асинхронная модель, есть ее диаграммы, и постепенно, по одному сигнальчику переводим в синхронную.
А потом сравниваем диаграммы эталона с тем что получилось, и процесс этого сравнения легко автоматизируется - синхронная модель проходит все заводские тесты с теми же обращениями к памяти и в те же такты что и асинхронная.

Я еще не уверен, что твой синхронный ВМ2 соответствует оригиналу ;-) Может даже поймаю это на тестах, если будет модель УКНЦ на ФПГА с твоей синхронной моделью ВМ2.

Да я только рад буду, ошибки всегда возможны, дополнительная верификация всегда на пользу.

[Titus]

Так чего же не выложил?

Все выложено в этой теме. Оригинальная схема на БФЯ, и оптимизированная схема для каждой из ХМ-ок.

- - - Добавлено - - -

Твоя отсебятина - волюнтаристкая, а моя вынужденная

[yu.zxpk]

Все выложено в этой теме. Оригинальная схема на БФЯ, и оптимизированная схема для каждой из ХМ-ок.

А можно попросить выложить в 1м посте, чтоб не вычитывать по кругу 137 страниц этой темы?

[Advertiser]

[Hunta]

У меня ещё вопрос, а после составления схемы как будет проходить верификация?
Это же не проц на котором можно просто имеющиеся тесты прогнать.

"Мамой килянусь" (с) сами знаете чей

- - - Добавлено - - -

Да, и на дату вопрос советую посмотреть

[Titus]

А можно попросить выложить в 1м посте, чтоб не вычитывать по кругу 137 страниц этой темы?

Можно. Выложу ссылки.

[Vslav]

Все выложено в этой теме. Оригинальная схема на БФЯ, и оптимизированная схема для каждой из ХМ-ок.

1. Присоединяюсь к просьбе выложить все ценное в первом посте этой темы.
2. Я посмотрел бфяшную схему ХМ2-001, там у тебя опять изысканный волюнтаризьм с библиотекой . Чтобы не страдать с ее написанием на верилоге хорошо бы иметь правильные имена типов, например если ячейка типа 621 то и тип должен быть 621 и три гетерогенных гейта с нумерацией, а не просто NOT. Второй момент - внутренние цепи должны быть поименованные, иначе это автоматически помоделировать можно - а вот осознать - нет . Так шо - пусть оно уже идет как идет.

[Titus]

Второй момент - внутренние цепи должны быть поименованные, иначе это автоматически помоделировать можно - а вот осознать - нет . Так шо - пусть оно уже идет как идет.

Такие извращенцы, которым кушают только схему в БФЯ пусть сами и переименовывают, как им нравится. И за это скажите спасибо)

Вот, например, я дооолго тебя просил сделать ВМ2 в виде логической схемы. В итоге сделал сам. Ну раз тебе не нужно, а мне нужно, а работа трудная, приходится самому.

- - - Добавлено - - -

Все упаковал в один архив, и выложил в первом посте.
Все четыре чипа - оригинальный реверс, и оптимизированный.