Pentagon - общая плата доработок

[Mick]

Ты бы нарисовал схему своих переделок. А то трудно телепатировать по картинке.
Если как ты уверяешь что в ПЗУ программа исполняется, а в ОЗУ нет, то проблема скорее всего в чтении кода команды из ОЗУ.

[Advertiser]

[JV-Soft]

Mick, а как же басик тогда исполняется, он то озу пишет и читает
Тестовое ПЗУ, без проблем все озу читает, пишет ни одного сбоя
Тест озу на басике так же без проблем.
МИСТИКА.
Сейчас нарисую схему

[Mick]

Mick, а как же басик тогда исполняется, он то озу пишет и читает
Тестовое ПЗУ, без проблем все озу читает, пишет ни одного сбоя
Тест озу на басике так же без проблем.
МИСТИКА.
Сейчас нарисую схему

Если допустим код исполняется в ПЗУ, то из ОЗУ он читает и пишет данные, а не команды.
Как только ты пытаешься исполнить код уже в ОЗУ, то у тебя зависон. Если так, то код команды из ОЗУ у тебя не читается. Иными словами при активном M1, у тебя из ОЗУ читается задница.
А задница для процессора противопоказана.

[JV-Soft]

Как только ты пытаешься исполнить код уже в ОЗУ, то у тебя зависон. Если так, то код команды из ОЗУ у тебя не читается. Иными словами при активном M1, у тебя из ОЗУ читается задница.

Я уже выше именно об этом и написал, вопрос почему.... Ты встречал когда нибудь такое ? с синхрой как только не игрался, сейчас на ир23 которая раскладывает адрес после мультиплексоров подал 14мгц, думал может не успевает адресс развернуть (хотя басик то озу читает), в 3.5 и в 7 опять таки басик работает, код нет.



- - - Добавлено - - -

PS, остается пробовать ИЕ 5 менять на ТВ9 (и под рукой ее нет), не хочется ведь городить.... Самое интересное будет если не поможет.

[Mick]

Какая то замороченная у тебя схема.
Ты адреса на ОЗУ берешь после мультиплексоров D16...D19?
По мне это не айс. У тебя как минимум появляется регистр-прокладка, который вносит доп задержку.
И как я выше писал, лучше уж тогда адрес полностью защелкивать в регистрах, а CS ОЗУ посадить на землю. Тогда у тебя адреса будут защелкиваться и уже не изменятся по своему желанию.

По схеме пентагона M1 вообще не участвует в выборке данных из ОЗУ.
Тогда я полагаю, у тебя не совпадает фаза работы проца с ОЗУ.

[JV-Soft]

Повторюсь,чтение по М1 идет на пол такта раньше, это при 7мгц около 70нс , получается что за два такта у нас не успевают сформироваться данные на выходе D39 ? , а за два с половиной такта уже успевают, когда идет обычный цикл все тип топ.

- - - Добавлено - - -

лучше уж тогда адрес полностью защелкивать в регистрах, а CS ОЗУ посадить на землю. Тогда у тебя адреса будут защелкиваться и уже не изменятся по своему желанию.

Это да, но учитывай, что перед чтением на третьем такте, два такта проца адреса на мультиплексорах стоят жестко (и на третьем тоже) и не меняются, по RAS мы в регистр положили старший байт, на следующем переключении у нас на выходе мультиков лежит младший адрес, проблемы быть вреде бы как не должно.
Схема как раз простая, так бы не хотелось ее усложнять.

- - - Добавлено - - -

Тогда я полагаю, у тебя не совпадает фаза работы проца с ОЗУ.

Да уже и протягивал фазу проца и так и эдак, не помогает.
В общем если наша идея на счет M1 правильная, надо играть фазами, а вот если трабл где то в SRAM это уже другая схематика. Буду думать, пробовать...

- - - Добавлено - - -

Да, кстати SRAM сейчас стоит 70нс, имеет смысл 55нс пробовать ?

- - - Добавлено - - -

Попробую отдельный более быстрый денитель 14/7 для клока проца, если не поможет, значит буду коварять схему sram, а если поможет значит надо тв9 туда для стабильной работы.

- - - Добавлено - - -

Mick, я люблю минимализм, доработка из десятка микросхем это жирно будет.Думаю еще чуток переделаю без дополнительных элементов узел на D15.




Итог - из озу не выбиралась команда, цикл М1.

- - - Добавлено - - -

Отдельно итогом хотел подвести, по результатам проделанного, Basic48 в своей работе не использует ни одной команды на ассемблере в пространстве ОЗУ, только данные.

[Mick]

Mick, я люблю минимализм, доработка из десятка микросхем это жирно будет.Думаю еще чуток переделаю без дополнительных элементов узел на D15.

Итог - из озу не выбиралась команда, цикл М1.

Тогда вопрос в другом, а почему она не выбиралась, ведь при 3,5Мгц оно же работало и выбиралось. Значит ты поменял коренным образом прохождение основных сигналов: RAS/, CAS/ и частоты проца.

Но работает или нет твоя доработка будет известно только тогда, когда у тебя будут демы работать. Сейчас у тебя статическая "картинка", а нужна динамика, там где команды будут идти с разным количеством тактов, пересылка данных их одной части в другую.

[JV-Soft]

Сейчас у тебя статическая "картинка", а нужна динамика, там где команды будут идти с разным количеством тактов, пересылка данных их одной части в другую.

То вчера статика была
Турбо специально не отключается даже при работе BDI, только по /CS ВГ93 сбрасывает скорость до 3.5мГц, а /CS вегешки это миллисекунды если не микро , за одно понятно, что с BDI 7мГц стабильно работает,так же схемно предусмотрено авто торможение для медленных устройств (1 микра)
Но в простоте схемы конечно есть нюансы.
В общем смотри -



PS пока минут 30 грузилось видео на ютуб, комп играл в порт #FB мод, хоть ковокса и нет, но память он там молотит будь здоров, ни каких зависаний или глюков.

[goodboy]

Отдельно итогом хотел подвести, по результатам проделанного, Basic48 в своей работе не использует ни одной команды на ассемблере в пространстве ОЗУ, только данные.

практически открыл Америку.
хуже что некоторые процедуры пишут данные в область кода rom.
на эти грабли обычно наступают при эмуляции пзу с подставлением его содержимого в страницу обычной памяти с #0000

[JV-Soft]

solegstar Олег, задача следующая, ,буду запускать адреса #0000-#4000 в режиме кеша, получим как и говорил турбо кеш для плеера без установки микросхемы кеша, а с использованием имеющейся SRAM, схемно это при IN #fb отключить A15,A16 от D15, и все, ПЗУ отключено, обращение идет ко всем 64кб, скорость в турбо 200%, в #0000-#4000 тем самым семулировали кеш.