Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

[Vslav]

Не всем дано понять FPGA

Дык, речь не про FPGA - перерисовывается схема. Для уже сделанного ВМ2 это полностью бессмысленно, просто развлечение для отдельно взятого человека. Вот даже внятной документации по микрокоду ВМ2, видимо, не появится. Я микрокод ВМ2 вообще особо не разбирал - просто написал в модели логгер, и теперь любой вопрос (например как с командой 000030) моделированием закрывается за 10 минут.
Для ВМ3 на данном этапе перерисовывание схемы имело бы смысл - там есть небольшой затык по блоку ввода-вывода. Ну, я со временем разберу, но перерисовывание с определением и именованием значимых связей могло бы дело упростить.

- - - Добавлено - - -

ВМ2 интересен исключительно как ядро УКНЦ.

Результат "интереса" какой? Новое ядро напишешь? Спаяешь на рассыпухе?

И ХМ-ки тоже.

Вот по ХМ вообще никаких вопросов, только благодарность. Нравится мне формат схемы - не нравится, кушай что дают или делай сам. А не можешь сам (все равно по каким причинам) - сиди тихо

[Hunta]

Я программист изначально, а не железячник.

Да да, виноград ещё зелёный.
Я тоже изначально программер - и что? Мне проще будет посмотреть в код Vslav, что бы понять - чего и как - ибо это БЛИЖЕ к программированию, чем твои - не железячника(!) - картинки.
И уверенности в правильности у Vslav, у меня больше - ибо проверено, чем в твоих ("я художник, я так вижу") картинках

[Titus]

Дык, речь не про FPGA - перерисовывается схема. Для уже сделанного ВМ2 это полностью бессмысленно, просто развлечение для отдельно взятого человека.

Мы все тут интеллектуально и творчески развлекаемся)

- - - Добавлено - - -

Результат "интереса" какой? Новое ядро напишешь? Спаяешь на рассыпухе?

Эмуляция. Рассыпуха - это жесть) Шкаф займет)

- - - Добавлено - - -

Вот по ХМ вообще никаких вопросов, только благодарность.

Что там по растворению в кислоте остальных чипов?

- - - Добавлено - - -

И уверенности в правильности у Vslav, у меня больше - ибо проверено, чем в твоих ("я художник, я так вижу") картинках

Ну так я и не закончил еще.
А работа ХМ'ок проверяется @Ynicky на ФПГА.
Кстати, как там прогресс?

[Hunta]

Дык, речь не про FPGA - перерисовывается схема.

Не совсем точно выразился, речь шла больше про VHDL и Verilog, но в случае FPGA это всё достаточно тесно связано, вот по привычки и написал - FPGA

ВМ2 интересен исключительно как ядро УКНЦ.

Раз нравится перерисовывать - не вопрос.

Все равно никто не интересуется)

Ибо всё уже нарисовано и ВМ2 интересен в перерисованном варианте только ему

- - - Добавлено - - -

Ну так я и не закончил еще.

Даже когда закончишь

А работа ХМ'ок проверяется @Ynicky на ФПГА

ибо - кто проверять то будет

[Vslav]

Мы все тут интеллектуально и творчески развлекаемся)

Да. Но это не значит что на осмысленность и результативность развлечения следует забить.

Эмуляция. Рассыпуха - это жесть) Шкаф займет)

Да не должно бы, пару-тройку больших плат на серии 74HC. Если бы ты еще схему в стандартных 74-ых рисовал, а не в своих мифических элементах, мы и оценку числа корпусов имели бы.

Что там по растворению в кислоте остальных чипов?

Собираюсь скоро к химику съездить.

[Titus]

Да не должно бы, пару-тройку больших плат на серии 74HC. Если бы ты еще схему в стандартных 74-ых рисовал, а не в своих мифических элементах, мы и оценку числа корпусов имели бы.

Да тут в одном ВМ2 у меня получилось более 1000 логических элементов.
А ВМ2 - 2 штуки в УКНЦ.
Плюс ХМ'ки.
На рассыпухе это была бы жесть)

- - - Добавлено - - -

Собираюсь скоро к химику съездить.

Ура!

[Advertiser]

[Ynicky]

А работа ХМ'ок проверяется @Ynicky на ФПГА.
Кстати, как там прогресс?

Проект не забросил. Перевожу реверсы в синхронный вид. Моделирую все сигналы и сравниваю между собой. Пока осилил только CSM.

[Titus]

Проект не забросил. Перевожу реверсы в синхронный вид. Моделирую все сигналы и сравниваю между собой. Пока осилил только CSM.

Эх, все же не удалось удержаться)

Я бы все же сперва добился работы УКНЦ, а потом модернизировал.

[Ynicky]

Да не работает она в железе, что только не делал. И квартусы ставил разные, вплоть до 18, и моуделсимы с квестосимами, и использовал чиппланеры с лоджилоками, и таймквесты использовал для анализа. А в документации вычитал, что для MAX10 нет поддержки временного моделирования и хоть ты тресни. Потому и пошел на крайние меры.

[Titus]

А в документации вычитал, что для MAX10 нет поддержки временного моделирования и хоть ты тресни. Потому и пошел на крайние меры.

Ну у тебя же работали все чипы в общем-то, и даже экран формировался правильно.
Может надо было найти конкретный баг, и именно эту часть сделать синхронной?

- - - Добавлено - - -

Временное моделирование - это что?