Цитата Сообщение от Lethargeek Посмотреть сообщение
как сие понять? адрес и данные так и будут те же висеть на шине в дополнительные такты? или не будут?
Т. к. "…the WR signal goes inactive one-half T state before the address and data bus contents are changed…" — не будут. Но данные, видимо, спадут только во время "четвёртого" такта.
Цитата Сообщение от Lethargeek Посмотреть сообщение
не "зачем", а "потому что так получилось"
Именно.
Цитата Сообщение от Lethargeek Посмотреть сообщение
да как угодно
Три такта оно должно отработать по датащиту, о проблемах с этим я не слышал . И, очевидно, внутренние операции не сопровождаются никакими действиями вовне ("потому что так получилось") .