ПЛИС и всё что с ними связано

[DDp]

«Теннис» на FPGA - реализации для «Altera DE1 Starter Board», «Speccy2010», «ZX Evolution», «Pentagon-1024SL v2.2»

---
ZX-Evo_compatible-версия с мая 2013 идёт в конфигурации TS-Labs как "пасхальное яйцо".

[krotan]

Победитель конкурса на звание "самый простой ByteBlaster"
Там же есть прекрасный учебник для начинающих по Verilog HDL и по Altera Quartus II
Большое спасибо Николаю и Юрию из Таганрога, авторам марсохода!

[fifan]

Я понимаю, что лень столько постов этой темы читать. Но данная ссылка уже приводилась.

[solegstar]

Приветствую! заметил недавно такой глюк на верхней плате Profi 5.06: когда вставлен usbblaster в jtag разъем епм570, то сдкарта работает стабильно, если только его вытащить, то всё, сдкарта не работает или работает, но со страшными глюками из разряда неправильные каталоги показывает или при копировании образа зависает комп. но больше не работает конечно. причем это как с включеным, так и с выключеным бластером. возможно глюк епмки, но т.к. платы еще не ушли в производство, думаю, может че с платой надо сделать. подтяжка всех 4х линий jtag у меня есть к +3.3В через 10к.

проследил, что происходит, когда включаю разъем - практически все линии показывают 0В. в бластере стоит ап5 на выходе. попробовал 1кОм повесить на 4 линии, ниче не поменялось, как на +5В, так и на GND.

сегодня попробую глянуть, какое сопротивление при выключеной микрухе, но это реально странно. еще есть вариант, что флюс я нормально не отмыл и он дает такой эффект, хотя программируется всё без проблем и заминок. собственно глюк был обнаружен только сейчас, т.к. при написании прошивки jtag-разъем был всегда вставлен... попробую отпаять плис, промыть и заново впаять.

SD-CARD подключена к выводам 129-132 ЕПМки, выводы для программирования вообще находятся на другой стороне плисины 33-36, каким образом они могут влиять на работу карты я не представляю, т.к. напряжение 3.3В не меняется и "не шумит".

у кого какие предположения? заранее спасибо.

[vlad]

подтяжка всех 4х линий jtag у меня есть к +3.3В через 10к.

Не уверен, что это из-за JTAG. У меня TCK подтянут к GND через 1К.

[solegstar]

vlad, глюк очень стабильный. разъем jtag бластера (вкл./выкл. всё равно) соединен с платой - работает карта, отсоединен - глючит. попробую перепаять заново епмку, скорее всего это флюс.

[TSL]

zek через меня вангует, что проблема в асинхронщине в дизайне.

---------- Post added at 16:44 ---------- Previous post was at 16:42 ----------

Со своей стороны добавляю, что есть такие страшные звери, как метастабы.

---------- Post added at 16:48 ---------- Previous post was at 16:44 ----------

Ну и да, сырец чтоль покажи хоть, а то телепатор перегревается

[solegstar]

zek через меня вангует, что проблема в асинхронщине в дизайне. Ну и да, сырец чтоль покажи хоть, а то телепатор перегревается

клок для синхронизации с клоком проца в дизайн заведен. сорец и черновик текущей принципиалки верхушки тут - http://zx-pk.ru/showthread.php?p=558382#post558382

зыж просьба не пинать ногами и помидорами не забрасывать - это мой первый дизайн для плисины!

[TSL]

port77_wr <= '1' when adress(7 downto 0)=X"77" and iorq='0' and m1='1' and wr='0' and cpm='1' else '0';

elsif (port77_wr'event and port77_wr='0') then

Так низя делать, асинхронщина во все дыры.
Клокать ТОЛЬКО по глобалклоку, с условиями по port77_wr и проч.

[vlad]

TSL, может подскажешь как в данном случае правильно переписать асинхронную защелку? При условии, что rd_sig должен быть сброшен импульсом clr_flag и при ram_rd = 1.

ram_rd <= '1' when (mreq_n = '0' and rd_n = '0') else '0';

process (ram_rd, clr_flag)
begin
	if (clr_flag = '1') then
		rd_sig <= '0';
	elsif (ram_rd'event and ram_rd = '1') then
		rd_sig <= '1';
	end if;
end process;