Pentagon - общая плата доработок

[JV-Soft]

как мне кажется, АП6 не подойдет. в отличии от ИР23, АП6 не хранит в себе защелкнутый байт, что собственно и происходит в D39 по сигналу С20 и его вывод по С19. запись в регистр D39 происходит в одно время, а чтение ессно в другое.

Это в случае динамической RAM, со станикой мы можем читать/писать через АП6/8 задавая конфиг направления и включения по RD/WR, MREQ, зачем нам С20,С19
Или я что то упустил ?

- - - Добавлено - - -

При чтении записи в экран или регенерацию(а ее вообще уже не будет) мы не попадаем

[JV-Soft]

Пробный запуск, с SRAM красивой шахматки нет но и так симпатично. Пробую обойтись одной ап6 вместо двух регистров.

[solegstar]

Пробный запуск, с SRAM красивой шахматки нет но и так симпатично.

да, интересно, чем закончится! ты учитываешь надеюсь, что срам подключается после пзу (4000h)?

- - - Добавлено - - -

JV-Soft, схему подключения памяти не рисовал?

[JV-Soft]

да, интересно, чем закончится! ты учитываешь надеюсь, что срам подключается после пзу (4000h)?

Олег не переживай.

АЛЕ АП буфер АП6 но пока не 100% полноценный но думаю дожму.

JV-Soft, схему подключения памяти не рисовал?

Олег пока все в голове и на проводах, отрисую

[solegstar]

буфер АП6 но пока не 100% полноценный но думаю дожму.

я вот, без знаков припинания, ничего не понял.)) но мои поздравления!

[JV-Soft]

я вот, без знаков припинания, ничего не понял.)) но мои поздравления!

Пытаюсь избавится от D39, скорее всего понадобится один элемент ЛЛ1 для реверса АП6 , сижу думаю как вообще обойтись без него.
Так же мысли на дальнейшее упрощение, в попытке убрать D62, D61 и обвязку, заменив одним 8 битным регистром для порта #7FFD

[Advertiser]

[solegstar]

скорее всего понадобится один элемент ЛЛ1 для реверса АП6

сейчас ты каким сигналом меняешь направление? (С19?)

в попытке убрать D62, D61 и обвязку

ну это ж узел для 5 и 7 экранов и собственно расширение до 128кб. даже в компах на плис, которые тоже бывают на срам, этот мультиплексор есть в прошивке, это же стандарт расширения через 7ffd.

заменив одним 8 битным регистром для порта #7FFD

это можно - КР1533ИР35.

[JV-Soft]

сейчас ты каким сигналом меняешь направление? (С19?)

C19 + С16

ну это ж узел для 5 и 7 экранов и собственно расширение до 128кб. даже в компах на плис, которые тоже бывают на срам, этот мультиплексор есть в прошивке, это же стандарт расширения через 7ffd.

Естественно только этот узел в пентагоне 6 битный, для 512 нужен 8 битный, что бы не ставить доп корпуса, думаю заменить все одним регистром.

[solegstar]

для 512 нужен 8 битный, что бы не ставить доп корпуса, думаю заменить все одним регистром.

на самом деле зря. для автоматической блокировки расширенной памяти, при коротком обращении к порту 7FFD через OUT (#FD),A. для этого нужно, чтобы все биты портов расширения не меняли своего значения при коротком обращении. проще всего блокировать сигнал записи в порт (7FFD/DFFD) и т.д. если порт 7FFD будет на одной микросхеме, то такая блокировка не получится, а я бы её поставил на плате, тем более она проверена и работает просто отлично.

- - - Добавлено - - -

и еще момент - ты говорил о дополнительно плате расширения (которая использует старый набор железа основной платы с минимумом переделок), сейчас у меня складывается впечатление, что ты готовишь почву для нового компа. новой платы, или мне показалось?

- - - Добавлено - - -

С16

это же /WE на рушки. он при чтении в 1це. наверное инверсный?

[JV-Soft]

и еще момент - ты говорил о дополнительно плате расширения (которая использует старый набор железа основной платы с минимумом переделок), сейчас у меня складывается впечатление, что ты готовишь почву для нового компа. новой платы, или мне показалось?

Я пока экспериментирую, 3 микры стоит, до нового компа далеко, так концепт...

это же /WE на рушки. он при чтении в 1це. наверное инверсный?

При записи С16 (0) открывает АП6 (выв 19) CPU->SRAM ,но идет не напрямую, а через "И", при чтении С19 (0) на АП6 (выв 1) подмешивается через "И" с С16, что бы реверснуть АП6 выв. 1 и 19 в (0), но тут пока загвоздка, по спаду третьего такта не успевает происходить чтение, не могу понять почему


- - - Добавлено - - -

PS Я ничего не напутал , ПА6 из В в А передает при 19 и 1 выв в (0) ?